Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico.

Presentación del tema: "Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico."— Transcripción de la presentación:

1 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico (E0301) Ingeniería en Computación Gerardo Sager Clase 10 curso 2016 Introducción al Diseño Lógico Pablo A. Costanzo Caso

2 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Suma Resta multiplicación y división binarias. Ventajas y desventajas entre los diferentes modos de representación numérica con signo. Operación básica de una unidad aritmético lógica (ALU). Operación de un circuito sumador/restador paralelo. Circuitos Integrados ALU para diferentes operaciones lógicas y aritméticas sobre datos de entrada. Objetivos Introducción al Diseño Lógico Pablo A. Costanzo Caso

3 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Suma y resta binarias Los números binarios se suman de la misma manera que los números decimales. –Decimal: cuando números suman más que 9 hay un acarreo (carry). –Binario: cuando números suman más que 1 hay un acarreo (carry). Adición es la operación aritmética básica empleada en la sustracción, multiplicación y división. Introducción al Diseño Lógico Pablo A. Costanzo Caso

4 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Suma y resta binarias Suma o Adición binaria de un bit Introducción al Diseño Lógico Pablo A. Costanzo Caso ABA+B 000 011 101 11(Carry) 1 0

5 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Suma y resta binarias Resta o substracción binaria de un bit Introducción al Diseño Lógico Pablo A. Costanzo Caso ABA — B 000 01(Borrow) 1 1 101 110 1

6 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved  Los números con signo tienen dos partes: signo y Magnitud  Es necesario codificar el signo del número para poder representarlo utilizando sólo 0s y 1s: Normalmente se codifica el signo con un 0 para números positivos y un 1 para números negativos  Según diferentes formas de codificar la magnitud se obtienen 3 diferentes sistemas de representación: Signo y magnitud Complemento a 1 Complemento a 2 Representación de números con signo Introducción al Diseño Lógico Pablo A. Costanzo Caso

7 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Representación de números con signo Dado que sólo es posible representar la magnitud con un número binario, el signo (+) o (-) puede mostrarse agregando un bit de signo. –El bit de signo 0 indica un número positivo –El bit de signo 1 indica un número negativo –Ejemplo: 25 10 = 11001 BIN +25 10 = 011001 SM -25 10 = 111001 SM Introducción al Diseño Lógico Pablo A. Costanzo Caso

8 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Representación de números con signo Los números en el sistema Complemento a 1 se codifican:  Si el número es positivo: El MSB es un 0 (signo) El resto de los bits son la magnitud en binario natural  Si el número es negativo: El MSB es un 1 (signo) El resto de los bits son el complemento (a 1) de la magnitud Ejemplos: +25 10 = 011001 Ca1 -25 10 = 100110 Ca1 Introducción al Diseño Lógico Pablo A. Costanzo Caso

9 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Representación de números con signo Los números en el sistema de Complemento a 2 se codifican:  Si el número es positivo: El MSB es un 0 (signo) El resto de los bits son la magnitud en binario natural  Si el número es negativo: El MSB es un 1 (signo) El resto de los bits son el complemento a 2 de la magnitud. El complemento a dos de un número es su complemento a 1, + 1 Ca2(A) = \A+1 Equivalentemente, se puede definir como (siendo n el número de bits): Ca2(A)=2 n -A = 2 n − A = (2 n −1)+1− A =11....11− A+1 = \A+1 Ejemplos: +25 10 = 011001 Ca2 -25 10 = 100111 Ca2 Introducción al Diseño Lógico Pablo A. Costanzo Caso

10 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Representación de números con signo Introducción al Diseño Lógico Pablo A. Costanzo Caso

11 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Representación de números con signo Introducción al Diseño Lógico Pablo A. Costanzo Caso

12 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Representación de números con signo Introducción al Diseño Lógico Pablo A. Costanzo Caso

13 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Representación de números con signo Cuál es el rango de valores que puede representarse en un byte? Binario sin signo: 2^n=2^8=256 (0  255) 00000000=0 10 11111111=255 10 Magnitud y signo : 2^n-1=2^8-1=255 (-127  0,0  127) 01111111=127 10 10000000=-0 10 11111111=-127 10 00000000=0 10 Ca1 : 2^n-1=2^8-1=255 (-127  0,0  127) 00000000=0 10 11111111=-0 10 01111111=127 10 10000000=-127 10 Ca2 : 2^n=2^8-1=256 (-128  0  127) 00000000 Ca2 =0 10 01111111 Ca2 =127 10 11111111 Ca2 =-1 10 10000000 Ca2 =-128 10 Introducción al Diseño Lógico Pablo A. Costanzo Caso

14 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Suma complemento a 2 Realizar la suma binaria normal de magnitudes. –Los bits de signo son sumados con los bits de magnitud. Si de la adición resulta un acarreo, éste es ignorado –Si el resultado es positivo este resulta en forma binaria pura. –Si el resultado es negativo este se encuentra en Ca2. Introducción al Diseño Lógico Pablo A. Costanzo Caso

15 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Suma complemento a 2 Introducción al Diseño Lógico Pablo A. Costanzo Caso

16 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Resta complemento a 2 Introducción al Diseño Lógico Pablo A. Costanzo Caso

17 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Overflow Desborde u Overflow puede ocurrir sólo cuando se suman dos números positivos ó negativos, lo cual produce resultados incorrectos. Si la respuesta excede el número de bits de magnitud, ocurre un overflow. –Ejemplo Sean A y B números de 4 bits en Ca2 A=7; B= 6 A+B= 0111 +0110 = 1101 = -3 Acá no hay overflow, pero el resultado da (-) A= -8; B= -1 A+B = 1000 + 1111 =10111 El 1 es overflow, que se descarta, pero el resultado da (+) Si la suma de dos numeros de igual signo resulta del signo opuesto, existe desborde Introducción al Diseño Lógico Pablo A. Costanzo Caso

18 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Multiplicación de números binarios Introducción al Diseño Lógico Pablo A. Costanzo Caso

19 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved División binaria La resta es realizada en Ca2. –Si el signo de dividendo y divisor son iguales … El resultado es positivo. –Si el signo del dividendo y divisor son diferentes… El resultado es negativo. Introducción al Diseño Lógico Pablo A. Costanzo Caso

20 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso Semisumador (Half Adder)

21 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso Sumador Completo (Full Adder)

22 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso Sumador Completo con propagación anticipada de acarreo (Look Ahead Carry Full Adder)

23 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso Sumador Completo con propagación anticipada de acarreo (Look Ahead Carry Full Adder)

24 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

25 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

26 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved 6-10 Parallel Binary Adder Calculadoras y computadoras realizan la operación de adición de dos números binarios en un paso. Introducción al Diseño Lógico Pablo A. Costanzo Caso

27 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Sumador binario paralelo Diagrama en bloques de un circuito sumador paralelo de 5 bits usando sumadores completos Introducción al Diseño Lógico Pablo A. Costanzo Caso

28 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved 6-13 Carry Propagation Los sumadores paralelos están limitados en velocidad por el tiempo de propagación del acarreo. Mayor número de bits introducen mas retardos. El esquema look-ahead carry (acarreo anticipado) se utiliza en dispositivos de mayor velocidad para reducir el retardo. Introducción al Diseño Lógico Pablo A. Costanzo Caso

29 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

30 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

31 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Sumador Paralelo completo con registros Four-bit parallel adder circuit, including the storage registers. Introducción al Diseño Lógico Pablo A. Costanzo Caso

32 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Circuito integrado Sumador Paralelo El sumador más común es un circuito de 4 bits. –4 Full adders interconectados y circuitos de look- ahead carry.. 7483A, 74LS83A, 74LS283, y 74HC283 son chips con FA paralelos de 4 bits. Introducción al Diseño Lógico Pablo A. Costanzo Caso

33 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Circuito integrado Sumador Paralelo Las líneas A y B representan números de 4 bits a sumar. –C 0 es el carry-in, C 4 es el carry-out,  es la suma. Introducción al Diseño Lógico Pablo A. Costanzo Caso

34 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Circuito integrado Sumador Paralelo Los sumadores paraleos de 4 bits pieden ser conectados juntos para sumar números de mayor cantidad de bits, en este caso 8 bits. Introducción al Diseño Lógico Pablo A. Costanzo Caso

35 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Uso con Complemento a 2 La suma de números positivos y negativos con sumadores se realiza representando el número negativo en complemento a 2 y luego se realiza la suma normal. Introducción al Diseño Lógico Pablo A. Costanzo Caso

36 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Uso con Complemento a 2 Un sumador puede realizar restas si se busca la manera de representar el complemento a 2 para la sustracción – como se muestra. Introducción al Diseño Lógico Pablo A. Costanzo Caso

37 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Uso con Complemento a 2 Un circuito sumador/restador se controla con dos señales ADD y SUB –Cuando ADD está en ALTO el circuito realiza suma de los números almacenados en los registros A y B. –Cuando SUB está en ALTO el circuito resta el número del registro B del número en el registro A. Introducción al Diseño Lógico Pablo A. Costanzo Caso

38 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Uso con Complemento a 2 Sumador/restador paralelo usando sistema complemento a 2. Introducción al Diseño Lógico Pablo A. Costanzo Caso

39 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved ALUs Integradas Las ALUs pueden realizar distintas funciones lógicas y aritméticas en función de un código binario que se aplica a las entradas de función Introducción al Diseño Lógico Pablo A. Costanzo Caso

40 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Circuitos Aritméticos Una ALU acepta datos almacenados en memoria y ejecuta instrucciones aritméticas y lógicas como determina la unidad de control. Introducción al Diseño Lógico Pablo A. Costanzo Caso

41 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Circuitos Aritméticos La unidad de control es instruída para sumar un número ubicado en una posición de memoria con uno almacenado en el acumulador. Introducción al Diseño Lógico Pablo A. Costanzo Caso

42 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Circuitos Aritméticos El número es transferido de memoria al registro B. Introducción al Diseño Lógico Pablo A. Costanzo Caso

43 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Circuitos Aritméticos El número en el registro B y en el acumulador son sumados en el circuito lógico y la suma es enviada al acumulador para su almacenamiento. Introducción al Diseño Lógico Pablo A. Costanzo Caso

44 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Circuitos Aritméticos El número se mantiene en el acumulador para futuras operaciones, ó puede ser transferido a memoria para su almacenamiento Introducción al Diseño Lógico Pablo A. Costanzo Caso

45 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

46 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

47 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved ALUs Integradas 74LS382 (TTL) y HC382 (CMOS) son dispositivos típicos de 4 bits y 8 funciones. Introducción al Diseño Lógico Pablo A. Costanzo Caso

48 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Uso de de funciones TTL dentro del ambiente Quartus II Altera ofrece circuitos lógicos predefinidos e macrofunciones. –Las ALUs pueden definirse gráficamente. La descripción gráfica puede parecer intuitiva, pero en la realidad se utilizan HDL. Introducción al Diseño Lógico Pablo A. Costanzo Caso

49 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

50 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

51 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

52 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

53 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

54 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

55 Copyright © 2011, 2007, 2004, 2001, 1998 by Pearson Education, Inc. Upper Saddle River, New Jersey 07458 All rights reserved Introducción al Diseño Lógico Pablo A. Costanzo Caso

56 END