MNEME Rubén Cristo Gutiérrez Iglesias, alu2823 Pablo José Hernández López, alu2829 Ana Davinia Guerra Amez, alu2822.

Slides:



Advertisements
Presentaciones similares
GESTION DE MEMORIA.
Advertisements

Dreamweaver Primeros Pasos.
III - Gestión de memoria
Administración de memoria
III - Gestión de memoria
Arquitectura de Computadores I
Microprocesadores para comunicaciones Escuela Técnica Superior de Ingenieros de Telecomunicación Organización y estructura de las memorias caché.
Introducción a los Sistemas Operativos Memoria Virtual
Modelo de procesos de dos estados
Departamento de Ingeniería de Sistemas Universidad de Antioquia
Arquitectura de Computadores
SISTEMAS DE MEMORIA DEL COMPUTADOR
Tema II Unidad de memoria. 2 Unidad de memoria 2.1 Definiciones y conceptos básicos Localización Capacidad Unidad de transferencia
INSTALACIÓN Y MANTENIMIENTO DE SISTEMAS OPERATIVOS
ADMINISTRACIÓN DE MEMORIA
Memoria cache.
Robiro A. Asuaje L.23/08/20141 Organización de la Memoria SISTEMAS OPERATIVOS. Universidad Centro-Occidental “ Lisandro Alvarado ” Decanato de Ciencias.
Memoria Virtual Fallos de Página Algoritmos de Reemplazamiento
Gustavo Andrés Uribe Gómez
Direcciones físicas y direcciones virtuales (lógicas)
HILOS Y COMUNICACIÓN ENTRE PROCESOS
Escritorio Remoto de Windows 2003 Server 3. C liente Conectar Utilizar programa remoto Sesión y ventanas Rendimiento Recursos compartidos Programa de inicio.
Memoria Organización del caché. Universidad de SonoraArquitectura de Computadoras2 Organización del caché Hasta ahora solo se ha visto la estrategia de.
Administración de memoria
Memoria Otros temas sobre cachés. Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias.
Simulador didáctico de jerarquías de memoria
TUTORIAL M.A. Fabiola Suseth López Aguirre Espacio Educativo NTIC Universidad de Sonora Septiembre de 2013.
TUTORIAL M.A. Fabiola Suseth López Aguirre Espacio Educativo NTIC Universidad de Sonora Septiembre de 2011.
Estructura y Tecnolología de Ordenadores
Administración de Memoria Memoria Virtual
Administración de la memoria
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Tema 10.3: Asignación de Espacio No Contiguo. Tema 10.3: 2 Silberschatz, Galvin and Gagne ©2005 Fundamentos de los Computadores (ITT, Sist. Electr.),
04/02/031 INSURE ++ v6.0 Salvador Benimeli Fenollar Laboratorio de Sistemas de Información Facultad de Informática Universidad Politécnica de Valencia.
Asignación de Espacio No Contiguo
Soporte HW para Administración de Memoria Cecilia Hernández
Contenido Estructura del computador Ejecución de instrucciones
Antecedentes Memoria virtual – separación de la memoria lógica de la física Sólo parte del programa necesita estar en memoria en un momento dado para.
Capítulo 7 Gestión de memoria.
Administración de Memoria no contigua
TEMA 10. SISTEMAS OPERATIVOS DISTRIBUIDOS
Tema VII Memoria Virtual.
Tema 6. Administración de memoria
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 21 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
1 Descripción y control de procesos Capítulo 3. 2 Requerimientos de un SO relacionados con procesos Ejecutar concurrentemente múltiples procesos para.
Millennium Project. Preguntas FrecuentesDiapositiva 1.Descarga e Instalación del terminal3 2.Usuarios y Password5 3.¿Qué hacer si no puedo ingresar al.
Memoria virtual. Introducción Muchos procesos, una memoria Programas demasiado grandes para caber en memoria principal Espacio de direccionamiento mucho.
Memoria virtual.
Organización del Computador I Verano Memoria Virtual Basado en el capítulo 7 del libro de Patterson y Hennessy Verano 2004Profesora Borensztejn.
Sistemas de E/S, Programada por Interrupciones su Gestión
Tema 5: Multiprocesadores
Procesos ITS - Informática Sistemas Operativos II Javier Sellanes.
Capítulo 8 Memoria virtual Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.
Juan Antonio Martínez Gómez Juan Antonio Robles Ortega José Javier Pérez Navarro.
LENGUAJE “C” Programación.
Teoría de Sistemas Operativos Memoria Departamento de Electrónica 2º Semestre, 2003 Gabriel Astudillo Muñoz
Gestión de memoria Rina Arauz.
Arquitectura de Computadores I
Memoria Virtual Msc. Rina Arauz.
REPUBLICA BOLIVARIANA DE VENEZUELA UNIVERSIDAD ALONSO DE OJEDA FACULTAD DE INGENIERÍA ESCUELA DE COMPUTACIÓN ING. PROF. LEONEL SEQUERA MEMORIAS.
Silberschatz, Galvin, and Gagne  Applied Operating System Concepts Memoria Virtual Concepto Paginado bajo demanda Performance del Paginado bajo.
Memoria Virtual Conceptos Paginación Bajo Demanda Creación de Procesos
Gestión de Memoria – Parte 2
Arquitectura de Computadores Clase 18 Memoria Caché: Fundamentos IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela.
Administración de Memoria Conceptos Swapping Asignación Continua Paginación Segmentación Segmentación con Paginación.
Katty Evangelina Hipólito Chi.   Aunque cada maquina tiene un lenguaje ensamblador distinto, el proceso de ensamblador tiene suficiente similitudes.
Arquitectura de Computadoras (Taller) Semestre II de 2008.
Memoria virtual. Universidad de SonoraArquitectura de Computadoras2 Introducción Memoria virtual es un mecanismo que permite que la memoria principal.
Arquitectura de Computadores
1/50 Ing. Gerardo Chávez Malpartida Administración de Memoria SISTEMAS OPERATIVOS.
Transcripción de la presentación:

MNEME Rubén Cristo Gutiérrez Iglesias, alu2823 Pablo José Hernández López, alu2829 Ana Davinia Guerra Amez, alu2822

MNEME TRAZA 1 TRAZA 2 TRAZA 3 CONCLUSIONES INDICE

MNEME TRAZA 1  Num cjtos = 0  correspondencia directa  Algoritmo sustitución  LRU  Mapeado directo TRAZA 2 TRAZA 3 CONCLUSIONES TRAZA 1 INDICE

MNEME Fichero: TRAZA 1 DIRECCIONES d 4 9 b 0

MNEME Fichero: TRAZA 1 DIRECCIONES d 4 9 b 0

MNEME Fichero: TRAZA 1 DIRECCIONES d 4 9 b 0 H: d 4 H: 9 b 0 D: D: VPNSESGO

MNEME TRAZA 1 DIRECCIONES H: 9 b 0

MNEME TRAZA 1 DIRECCIONES 9 b 0 H: 9 b D: H: 0 D: 0

MNEME TRAZA 1 DIRECCIONES 9 b 0 H: 9 b D: H: 0 D: 0 CACHÉS

MNEME TRAZA 1 ESTRUCTURA PROCESADOR MEM. DISCO MEM. PPAL. CACHÉ / S TRADUCCIÓN DIRECCIONES D. VIRTUAL DATOS D. FÍSICA

MNEME TRAZA 1 ESTRUCTURA PROCESADOR MEM. DISCO MEM. PPAL. CACHÉ / S TRADUCCIÓN DIRECCIONES D. VIRTUAL DATOS D. FÍSICA

MNEME TRAZA 1 ESTRUCTURA CPU MEM. DISCOMEM. PPAL.CACHÉ 3 TRADUCCIÓN DIRECCIONES D. VIRTUAL DATOS D. FÍSICA CACHÉ 2CACHÉ 1 D. FÍSICA

MNEME TRAZA 1 ESTRUCTURA CPU MEM. DISCOMEM. PPAL.CACHÉ 3 PT D. VIRTUAL DATOS D. FÍSICA CACHÉ 2CACHÉ 1 D. FÍSICA TLB

MNEME TRAZA 1 ESTRUCTURA D. VIRTUAL DATOS D. FÍSICA CPU MEM. DISCO MEM. PPAL.CACHÉ 3 PT CACHÉ 2CACHÉ 1 TLB

MNEME LRU: Sustituye el bloque utilizado menos recientemente notUsed TRAZA 1 ALG SUSTITUCIÓN

MNEME TRAZA 1 CORRESPONDENCIA DIRECTA NUMERO CONJUNTOS = 0  CORRESPONDENCIA DIRECTA

MNEME Bloque 0 Bloque 1 … TRAZA 1 CORRESPONDECIA DIRECTA Bloque 0 Bloque 1 … Bloque 128 … Bloque 256 … Mem. ppal. Caché

MNEME Bloque 0 Bloque 1 … TRAZA 1 CORRESPONDENCIA DIRECTA Bloque 0 Bloque 1 … Bloque 128 … Bloque 256 … Mem. ppal. Caché Operación: módulo 128

MNEME Bloque 0 Bloque 1 … TRAZA 1 CORRESPONDENCIA DIRECTA Bloque 0 Bloque 1 … Bloque 128 … Bloque 256 … Mem. ppal. Caché

MNEME Bloque 0 Bloque 1 … TRAZA 1 CORRESPONDENCIA DIRECTA Bloque 0 Bloque 1 … Bloque 128 … Bloque 256 … Mem. ppal. Caché conflicto  sobreescritura

MNEME TRAZA 1 TRAZA 2  Num cjtos = 2  Algoritmo sustitución  NFU  Mapeado inverso TRAZA 3 CONCLUSIONES TRAZA 2 INDICE

MNEME 2 CONFIGURACIÓN 3 Niveles de cache. Configuración básica. Política de reemplazamiento  NFU. Política de escritura (fallo)  Write-allocate. Política de escritura (acierto)  Write-back. TLB (Activa) Datos e instrucciones separadas. Tamaño  2 2 Número de conjuntos  2 1 Tiempo de acceso  1 Política de reemplamiento  NFU –Mapeado inverso Tamaño de la tabla  2 3 Tamaño de la memoria virtual  2 32 Número máximo de procesos  1 Tiempo de acceso a disco  10 Page aging y mem alloc. Memoria principal. Número de páginas  2 3 Tamaño de página  2 12 Tamaño del bus  20 Tiempo de Acceso  4 Política de reemplazamiento  NFU

MNEME TRAZA 2 TRAZA 0:003d49b0 MEMREAD 1:116f49a0 MEMWRITE 2:22ba3c0 MEMREAD 3:311ba3d0 MEMWRITE 4:442bb3b8 MEMREAD 5:003d49b0MEMREAD 6:116f49a0 MEMWRITE 7:22ba3c0 MEMREAD 8:311ba3d0 MEMWRITE 9:442bb3b8 MEMREAD 10:22ba3c0 FETCH

MNEME TRAZA 2 ESTADO INICIAL Main TLB 0Cjto 1 1Cjto 2 2Cjto 1 3Cjto 2 4Cjto 1 5Cjto 2 6Cjto 1 7Cjto 2 Hash Cache L Cache L Cache L

MNEME TRAZA 2 INSTRUCCIÓN 1 (003d49b0 MEMREAD) Dirección Virtual  003d49b0 Dirección de página  980 Desplazamiento  2480 Main TLB Hash Cache L Cache L Cache L

MNEME TRAZA 2 INSTRUCCIÓN 2 (116f49a0 MEMWRITE) Dirección Virtual  116f49a0 Dirección de página  Desplazamiento  2464 Main TLB Hash (0), 71421(1) Cache L Cache L Cache L

Dirección Virtual  22ba3c0 Dirección de página  8890 Desplazamiento  960 Main TLB Hash (1) (0), 71421(1) Cache L Cache L Cache L MNEME TRAZA 2 INSTRUCCIÓN 3 (22ba3c0 MEMREAD)

Dirección Virtual  311ba3d0 Dirección de página  Desplazamiento  976 Main TLB Hash (0), (1) (0), 71421(1) Cache L Cache L Cache L MNEME TRAZA 2 INSTRUCCIÓN 4 (311ba3d0 MEMWRITE)

Dirección Virtual  442bb3b8 Dirección de página  Desplazamiento  952 Main TLB Hash (0), (1) (1) 4980(0), 71421(1) Cache L Cache L Cache L MNEME TRAZA 2 INSTRUCCIÓN 5 (442bb3b8 MEMREAD)

Dirección Virtual  003d49b0 Dirección de página  980 Desplazamiento  2480 Main TLB Hash (0), (1) (1) 4980(1), 71421(0) Cache L Cache L Cache L MNEME TRAZA 2 INSTRUCCIÓN 6 (003d49b0 MEMREAD)

Dirección Virtual  116f49a0 Dirección de página  Desplazamiento  2464 Main TLB Hash (0), (1) (1) 4980(1), 71421(0) Cache L Cache L Cache L MNEME TRAZA 2 INSTRUCCIÓN 7 (116f49a0 MEMWRITE)

Dirección Virtual  22ba3c0 Dirección de página  8890 Desplazamiento  960 Main TLB Hash (1), (0) (1) 4980(1), 71421(0) Cache L Cache L Cache L MNEME TRAZA 2 INSTRUCCIÓN 8 (22ba3c0 MEMREAD)

Dirección Virtual  311ba3d0 Dirección de página  Desplazamiento  976 Main TLB Hash (0), (1) (1) 4980(1), 71421(0) Cache L Cache L Cache L MNEME TRAZA 2 INSTRUCCIÓN 9 (311ba3d0 MEMWRITE)

Dirección Virtual  442bb3b8 Dirección de página  Desplazamiento  952 Main TLB Hash (0), (1) (1) 4980(1), 71421(0) Cache L Cache L Cache L MNEME TRAZA 2 INSTRUCCIÓN 10 (442bb3b8 MEMREAD)

Dirección Virtual  22ba3c0 Dirección de página  8890 Desplazamiento  960 Main TLB Hash (1), (0) (1) 4980(1), 71421(0) Cache L Cache L Cache L MNEME TRAZA 2 INSTRUCCIÓN 11 (22ba3c0 FETCH)

MNEME TRAZA 1 TRAZA 2 TRAZA 3  Multiproceso  Consideraciones previas a la ejecución  Ejecución de 2 procesos CONCLUSIONES TRAZA 3 INDICE

MNEME 3 ASIGNACIÓN DE MEMORIA LOCAL LOCAL  cada proceso tiene su propio espacio de direccionamiento GLOBAL  todos los procesos comparten el espacio total de direccionamiento Reemplazos global y local PFF para evitar hiperpaginación If ( actual PFF > max PFF) entonces –Tomar páginas libres del proceso cuyo actual PFF < min PFF Pestaña conf

MNEME TRAZA 3 T-UNITS Trace  Load local trace file tUnits (TU)  intervalo de tiempo durante el que el proceso se “adueña” de la CPU

MNEME TRAZA 3 COLAS DE PROCESOS Máximo número de procesos a cargar = [1,2 8 ] 2 colas: –Ejecución (E) –Espera (W) Proceso en cola E tanto tiempo como indique su tUnits (TU) –Si fallo de página  primero de cola E al final de cola W –Si TU del primero de cola E es 0  último de cola E –Si TU del primero de cola W es 0  último de cola E Pestaña proc

MNEME TRAZA 3 VISUALIZACIÓN DE LAS COLAS pid = proceso instr = instrucciones TU = tUnits ni = número de instrucción cQueue = cola (Ejecución (E) o Espera (W)) cTULeft = tiempo restante en la cola (E o W) cQInd = posición en la cola (E o W) Pestaña proc

MNEME TRAZA 3 VISUALIZACIÓN DE LOS PROCESOS Trace  View loaded trace files

MNEME TRAZA 3 TABLAS DE PÁGINAS PARA VARIOS PROCESOS

MNEME TRAZA 3 TRAZA3: CONFIGURACIÓN (I)

MNEME TRAZA 3 TRAZA3: CONFIGURACIÓN (II)

MNEME TRAZA 3 TRAZA3: CONFIGURACIÓN (III)

MNEME TRAZA 1 TRAZA 2 TRAZA 3 CONCLUSIONES INDICE

MNEME CONCLUSIONES DESVENTAJAS DE MNEME No contribuye al fácil aprendizaje de la materia Difícil de utilizar Escasa ayuda No permite guardar ficheros de configuración No permite ir hacia atrás en la traza No todas las etiquetas son intuitivas. Demasiadas abreviaturas La pantalla de información de bp no se actualiza La pestaña Bkth no muestra información Desfase entre información mostrada en la pestaña process y findPages No permite ver el estado final de la memoria La interfaz no es amigable

MNEME CONCLUSIONES VENTAJAS DE MNEME Muy completo Muy potente Se acerca a la realidad A diferencia de SIJEM permite: –Multiproceso –Diferentes tamaños de línea para distintos niveles de caché … Código de colores Portable Fácil de instalar Software libre Se está trabajando en una nueva versión que incluye multicore y perfiles de usuario

GRACIAS Rubén Cristo Gutiérrez Iglesias, alu2823 Pablo José Hernández López, alu2829 Ana Davinia Guerra Amez, alu2822