Microprocesador para el cálculo de la transformada rápida de Fourier ( CEMISID-FFT) - Andrade P. Liliana L. - Díaz M. Omar A. - Erazo P. Amilcar J. - Fuguet.

Slides:



Advertisements
Presentaciones similares
ALGORITMO Un algoritmo es un conjunto finito de instrucciones o pasos que sirven para ejecutar una tarea y resolver un problema. De un modo más formal,
Advertisements

INTRODUCCION A LOS PROCESADORES
El modelo de Von Neumann
DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
Microprocesadores Componentes básicos..
FAMILIA DE LÓGICA PROGRAMABLE EMBEBIDA ALTERA FLEX 10K.
Multiprocesadores 3.1 Dominios de aplicación
ORGANIZACIÓN COMPUTACIONAL
El Microprocesador.
Fecha: 11/09/13.  Todos los sistemas distribuidos constan de varias CPU, organizadas de diversas formas.  La forma de interconectarlas entre sí. 
RESUMEN: Softmicro de 8 bits Xilinx
Circuitos Digitales II
Arquitectura de Computadores
Introducción a los Procesadores Digitales de Señal (DSP)
Tema II Unidad de memoria. 2 Unidad de memoria 2.1 Definiciones y conceptos básicos Localización Capacidad Unidad de transferencia
El procesador: la ruta de datos y el control (II Parte)
1. Algoritmo 2. Arquitectura 3. Implementación 4. Conclusiones  IMPLEMENTACIÓN VLSI DEL ALGORITMO CORDIC EN MODO VECTORIZACIÓN UTILIZANDO RADIX ALTO 
EMISION MULTIPLE DE INSTRUCCIONES
Arquitectura de Conjunto de Instrucciones (ISA)
CURSO: UNIDAD 4: LENGUAJES HDL
Composición Interna de un Procesador
VHDL.
Arquitectura del Computador
ARQUITECTURA DE LOS MICROPROCESADORES DE 8 BITS
PLANIFICACIÓN DINÁMICA DE INSTRUCCIONES
Unidad 2: Organización del CPU
ARQUITECTURAS SIMD TIPOS
Instrucciones: FORMATO DE INSTRUCCIONES
5º Microprocesadores para comunicaciones
CONCEPTOS FUNDAMENTALES FORMAS DE ALMACENAR INFORMACION UNIDAD BASE DE INFORMACION: BIT BYTE = 8 BITS UN KILOBYTE = 1024 BYTES UN MEGABYTE = 1024 KILOBYTES.
Unidad 3. Arquitecturas SIMD
Procesador Introducción - Funcionamiento - Memoria caché
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 13.
Contenido Marco de referencia Arquitectura de computadoras paralelas
Electrónica aplicada al tratamiento de datos Procesadores digitales de señal (PDS) DSP: Digital Signal Processors (procesadores) DSP: Digital.
MÁQUINAS MULTINIVEL NIVEL 5 Lenguajes de alto nivel
TEMA 2: Organización de computadores
 La cuestión de la cantidad es simple, cuanto más memoria haya disponible, más podrá utilizarse. La velocidad óptima para la memoria es la velocidad.
Inst. Tec. de Morelia ISC BASES DE DATOS DISTRIBUIDAS VERANO DEL 2006 MC. Anastacio Antolino Hernández TAXONOMÍA DE FLYNN.
14 de diciembre de 2005 Universidad de Murcia1 Modelos de computadores paralelos Domingo Giménez Departamento de Informática y Sistemas Universidad de.
Arquitectura de Von Neumann
PROCESADOR Por: Luis Gonzaga Trujillo Cuervo USCO
Unidad Aritmética Lógica
“Organización y Arquitectura de Computadores” William Stallings
Breve historia de los Procesadores. Evolución del semiconductor: 1K, 4K, 16K, 64K, 256K Y 1M bits ventajas: Aumento de 4 veces la capacidad de almacenamiento.
Name Event Date Name Event Date 1 Procesadores de streams 1 Diseño de microprocesadores para multimedia Procesadores de streams Pedro Hernández Fernández.
CLASE 14.
Universidad Tecnológica del Centro Programa de la Asignatura ARQUITECTURA DEL COMPUTADOR Universidad Tecnológica del Centro Programa de la Asignatura ARQUITECTURA.
TARJETAS DE RED.
Microprocesadores II PIC16C5X Ing. Nelwi Báez.
Capítulo 4 CPU y la memoria.
Informática Clase Arquitectura de la Computadora.
ARQUICTECTURA DE SERVIDORES
El microprocesador.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 08.
Son los atributos de un sistema que son visibles para un programador, es decir aquellos atributos que impactan directamente en la ejecución lógica de un.
* UNIVERSIDAD TECNOLOGICA DE PUEBLA TECNOLOGIAS DE LA INFORMACION Y COM. AREA REDES Y TELECOMUNIC IONES ADMINISTRACION DE SERVIDORES «ARQUITECTURA DE COMPUTADORAS»
RESUMEN: Softmicro de 8 bits Xilinx
INTRODUCCIÒN MICROCONTROLADORES
ARQUITECTURAS DE LOS SERVIDORES El computador tiene 2 aspectos para entender su funcionamiento al nivel de programación: Almacenamiento Procesamiento Para.
¿Qué es un Microcontrolador?
LA CPU Ing. Manuel Andrés Belalcázar S. Corporación Universitaria Autónoma del Cauca.
Santiago Restrepo Rodríguez
 PRESENTADO POR : ANDRES MAYORGA DANIELA PAEZ VEGA.
Arquitecturas de Computadoras Capitulo 2 Aritmética de enteros.
Arquitectura básica de la computadora
CAPITULO V Arquitectura de Von Neumann
Arquitectura de Computadoras (Taller) Semestre II de 2008.
Unidad de Control Ubicación: Es uno de los tres bloques funcionales principales en los que se divide una unidad central de procesamiento (CPU). Realizar.
ORGANIZACIÓN DE COMPUTADORAS DRA. LETICIA FLORES PULIDO.
Transcripción de la presentación:

Microprocesador para el cálculo de la transformada rápida de Fourier ( CEMISID-FFT) - Andrade P. Liliana L. - Díaz M. Omar A. - Erazo P. Amilcar J. - Fuguet T. Cesar A. - Gamboa Q. Samantha M. - Márquez V. Pedro A. - Pérez A. Jesús A. - Sánchez M. Typson A. - Miguel R. Peña T.

INTRODUCCIÓN  Paralelismo CEMISID-FFT Envío simultáneo de instruccionesSegmentación

Sistemas de procesamiento según Flynn  SISD CEMISID-FFT Flujo único de instrucciones y de datos

Sistemas de procesamiento según Flynn  MISD CEMISID-FFT Flujo múltiple de instrucciones y flujo único de datos

Sistemas de procesamiento según Flynn  MIMD CEMISID-FFT Flujo múltiple de instrucciones y de datos

Sistemas de procesamiento según Flynn  SIMD CEMISID-FFT Flujo único de instrucciones y flujo múltiple de datos

PROCESADOR VECTORIAL  Definición  Características - Cálculos independientes - Las instrucciones indican gran cantidad de trabajo - Los accesos a memoria son con patrones fijos - Se eliminan las acciones de control sobre el encauce - ¿Desventaja? CEMISID-FFT

PROCESADOR VECTORIAL  Arquitectura CEMISID-FFT Arquitectura memoria - memoria

PROCESADOR VECTORIAL CEMISID-FFT Arquitectura registro - registro

PROCESADOR VECTORIAL  Aplicaciones - Procesamiento multimedia - Procesamiento de señales digitales - Tratamiento de algoritmos evolutivos - Redes de comunicaciones - Criptografía - Ingeniería CEMISID-FFT

HERRAMIENTA ALLIANCE “Diseño en VLSI mediante VHDL”  Especificación de comportamiento  Síntesis CEMISID-FFT Bloques funcionales interconectados

HERRAMIENTA ALLIANCE “Diseño en VLSI mediante VHDL”  Colocación y enrutamiento CEMISID-FFT

FABRICACIÓN DEL CHIP CEMISID-FFT

ARQUITECTURA DEL PROCESADOR CEMISID-FFT

ARQUITECTURA DEL PROCESADOR CEMISID-FFT  Encauce

ARQUITECTURA DEL PROCESADOR CEMISID-FFT  Repertorio y Formato de Instrucciones (ISA) - Instrucciones con registros vectoriales

ARQUITECTURA DEL PROCESADOR CEMISID-FFT  Repertorio y Formato de Instrucciones (ISA) - Instrucciones con constantes

ARQUITECTURA DEL PROCESADOR CEMISID-FFT  Repertorio y Formato de Instrucciones (ISA) - Instrucciones de carga y almacenamiento en memoria

ARQUITECTURA DEL PROCESADOR CEMISID-FFT  Repertorio y Formato de Instrucciones (ISA) - Instrucción FFT

ARQUITECTURA DEL PROCESADOR CEMISID-FFT  Transformada Discreta de Fourier - Definición: Que en representación matricial corresponde con:

ARQUITECTURA DEL PROCESADOR CEMISID-FFT Y por simplificaciones matemáticas puede plantearse:

ARQUITECTURA DEL PROCESADOR CEMISID-FFT  Aplicaciones de la DFT - Procesamiento digital de señales - Resolución de ecuaciones diferenciales parciales - Multiplicación polinomial - Multiplicación de enteros grandes - Compresión de datos - Análisis espectral

DESCRIPCIÓN DE COMPONENTES CEMISID-FFT

DESCRIPCIÓN DE LA UNIDAD ARITMÉTICA - LÓGICA  Definición  Tipos de datos manejadosA=0001  Encauce CEMISID-FFT

 Encauce CEMISID-FFT ADD ADD ADD

 Operaciones - Lógicas: andv, orv, xorv, notv - Aritméticas: addsv, addv, subsv, subv, mulsv - De carga y almacenamiento: load, store CEMISID-FFT

 Vista tope y puertos CEMISID-FFT Z_o C_o OVF_o N_o ALU_o C_i ALU_OP_i A_i B_i CLK MEM_ADDR_i MEM_RW_i A L U

 Arquitectura interna CEMISID-FFT Unidad lógica Sumador/ Restador Sumador/ Restador Multiplicador Memoria de Datos mux2to1 mux4to1 Lógica de banderas A_i B_i ALU_OP_i ALU_o C_i MEM_ADDR_i MEM_RW_i Z_o C_o OVF_o N_o CLK (1) (3 to 2)

UNIDAD LÓGICA  Definición  Puertos y vista tope CEMISID-FFT LU A_i B_i CLKALU_OP_i LU_o

 Organización interna CEMISID-FFT

 Componente mLU CEMISID-FFT

SUMADOR - RESTADOR  Vista tope y puertos CEMISID-FFT

 Organización interna CEMISID-FFT

MULTIPLICADOR CEMISID-FFT  Vista tope y puertos Multiplicador encauzado Multiplicador encauzado X Y CLK Z

 Organización interna CEMISID-FFT

MEMORIA DE DATOS  Puntos a exponer CEMISID-FFT

DESCRIPCIÓN DEL ARCHIVO DE REGISTROS VECTORIALES  Vista tope y puertos CEMISID-FFT

Operación de lectura CEMISID-FFT

Operación de escritura CEMISID-FFT

DESCRIPCIÓN DE LA MEMORIA DE INSTRUCCIONES  Puntos a exponer CEMISID-FFT

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Diseño de la entidad CEMISID-FFT CURR_INST_i HAZARD_o hazards_unit NEXT_INST_i Próxima instrucción Instrucción actual Indicación de dependencia

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Formato de instrucciones CEMISID-FFT Operacion Registro Destino Registro Fuente A Registro Fuente B Operacion Registro Destino Registro Fuente A Constante FFT Registro Fuente y Destino (Reales) Registro Fuente y Destino (Imag) LOAD Registro Destino Dirección en memoria STORE Registro Fuente Dirección en memoria Inst. con Reg. Vectoriales Inst. con Constantes FFT Inst. Con Memoria

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Dependencia:  Dependencia de primer nivel  Procesador encauzado  Necesidad de esperar para que los datos sean congruentes CEMISID-FFT ADDR1R2R3 ADDR4R1R5 I1: I2:

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Tipos de comparaciones entre direcciones de registros CEMISID-FFT RVCteFFTLS RV1213 Cte1213 FFT4546 L1213 S NEXT_INST_i CURR_INST_i

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Tipos de comparaciones entre registros CEMISID-FFT RVCteFFTLS RV1213 Cte1213 FFT4546 L1213 S NEXT_INST_i CURR_INST_i Operacion Registro Destino Registro Fuente A Registro Fuente B Operacion Registro Destino Registro Fuente A Registro Fuente B RV:

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Tipos de comparaciones entre registros CEMISID-FFT RVCteFFTLS RV1213 Cte1213 FFT4546 L1213 S NEXT_INST_i CURR_INST_i Operacion Registro Destino Registro Fuente A Registro Fuente B Operacion Registro Destino Registro Fuente A Constante RV: Cte:

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Tipos de comparaciones entre registros CEMISID-FFT RVCteFFTLS RV1213 Cte1213 FFT4546 L1213 S NEXT_INST_i CURR_INST_i Operacion Registro Destino Registro Fuente A Registro Fuente B STORE Registro Fuente Dirección en memoria RV: S:

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Tipos de comparaciones entre registros CEMISID-FFT RVCteFFTLS RV1213 Cte1213 FFT4546 L1213 S NEXT_INST_i CURR_INST_i Operacion Registro Destino A Registro Destino B Operacion Registro Destino Registro Fuente A Registro Fuente B FFT: S:

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Tipos de comparaciones entre registros CEMISID-FFT RVCteFFTLS RV1213 Cte1213 FFT4546 L1213 S NEXT_INST_i CURR_INST_i FFT Registro Destino A Registro Destino B Operacion Registro Destino Registro Fuente A Constante FFT: S:

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Tipos de comparaciones entre registros CEMISID-FFT RVCteFFTLS RV1213 Cte1213 FFT4546 L1213 S NEXT_INST_i CURR_INST_i FFT Registro Destino A Registro Destino B STORE Registro Fuente Direccide memoria FFT: S:

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Tipos de comparaciones entre registros CEMISID-FFT RVCteFFTLS RV1213 Cte1213 FFT4546 L1213 S NEXT_INST_i CURR_INST_i Cuando la siguiente instrucción es LOAD no hay dependencia ya que no se utiliza registros como operandos Cuando la instrucción actual es STORE no importa que operación venga luego ya que el valor del registro fuente ya está en memoria

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Diseño CEMISID-FFT OperacionRegistro OperacionRegistro NEXT_INST_i CURR_INST_i

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Diseño de comportamiento CEMISID-FFT Equal [4-5][4-5] Equal [4-5][6-7] Equal [4-5][8-9] Unidad de selección de dependencia Hazard Unidad Comparadora Equal [6-7][4-5] Equal [6-7] [6-7] Equal [6-7] [8-9] Equal [8-9][4-5] Equal [8-9] [6-7] Equal [8-9] [8-9] NEXT_INST_i CURR_INST_i

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Diseño de comportamiento  Unidad comparadora CEMISID-FFT Equal [4-5] [4-5] Equal [4-5] [6-7] Equal [4-5][8-9] Curr_Inst Next_Inst Comparador 2 bits Comparador 2 bits Comparador 2 bits

DESCRIPCIÓN DE LA UNIDAD DE DEPENDENCIA  Diseño de comportamiento  Unidad de selección de dependencia CEMISID-FFT Curr_Operation Next_Operation Equal [4-5][4-5] Equal [4-5][6-7] Equal [4-5][8-9] Unidad de selección de dependencia Hazard Equal [6-7][4-5] Equal [6-7] [6-7] Equal [6-7] [8-9] Equal [8-9][4-5] Equal [8-9] [6-7] Equal [8-9] [8-9]

DESCRIPCIÓN DE LOS REGISTROS DE ENCAUCE  Puntos a exponer CEMISID-FFT

DESCRIPCIÓN DE LA UNIDAD DE CONTROL  Vista tope y puertos CEMISID-FFT

 Organización interna

CEMISID-FFT  FFT FSM  Hazard FSM

CEMISID-FFT  Organización interna

SIMULACIÓN DE COMPORTAMIENTO  Puntos a exponer CEMISID-FFT

EMULACIÓN EN FPGA  Puntos a exponer CEMISID-FFT

CONCLUSIONES  Puntos a exponer CEMISID-FFT

Ahora el CEMISID - FFT está listo para fabricarse tal como cualquier otro procesador comercial CEMISID-FFT from-sand-to-silicon-the-making-of-a-chip