P(C) = m * nMAXIMO GRADO DE PARALELISMO WSBS ha sido llamado el procesamiento en serie de bits, ya que se procesa un bit por vez (n = m = 1). Es el procesamiento.

Slides:



Advertisements
Presentaciones similares
Equipo #3 Unidad III: ALU Efraín Corral Eduardo Castillo Elías Alarcón
Advertisements

El modelo de Von Neumann
DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 1F.F. LINERA ARQUITECTURA BASICA. CARACTERISTICA.
UNIVERSIDAD DEL VALLE DE MEXICO CAMPUS CHAPULTEPEC
Estructuras segmentadas
1.3. PROGRAMACION PARALELA
Arquitectura de Computadores I
Arquitectura de Computadores I PIPELINING. Pipelining Un pipeline es una serie de etapas, en donde en cada etapa se realiza una porción de una tarea.
ARQUITECTURA DE COMPUTADORES - VON NEUMANN MODEL
Microprocesadores.
Sistemas Operativos Funcionamiento general de una computadora bajo el control de un programa.
Arquitectura de Computadores
EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Pipeline (Segmentación)
Unidad aritmético-lógica
EMISION MULTIPLE DE INSTRUCCIONES
Mejoras a las Máquinas Von Neumann
Seminario programación microcontroladores ARM LPC 1769
Composición Interna de un Procesador
Computadora Digital Arquitectura de John Von Neumann
Arquitectura del Computador
Teo 2: Plataformas para programación paralela
ISA (Instruction Set Architecture)

Unidad 2: Organización del CPU
ARQUITECTURAS SIMD TIPOS
REGISTROS DE DESPLAZAMIENTO
Segmentación No Lineal
El procesamiento óptico y las computadoras ópticas. J. Zacarías Malacara H. Taller de Ciencia para Jóvenes.
Pipelines Paralelismo Temporal y Espacial Ciclo de ejecución
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Universidad Tecnológica de la Selva Ing. Emmanuel Gordillo Espinoza.
Conceptos Arquitectónicos del computador
Electrónica aplicada al tratamiento de datos Procesadores digitales de señal (PDS) DSP: Digital Signal Processors (procesadores) DSP: Digital.
TEMA 2: Organización de computadores
Funcionamiento de la CPU
MICROCONTROLADORES NOCIONES BÁSICAS COMPUTO II. ¿QUÉ ES UN MICROCONTROLADOR? MICROCONTROLADOR = MICROPROCESADOR + MEMORIA + PERIFERICOS.
Unidad 2: Segmentación Excepciones en la Segmentación Docente: Ing. José Díaz Chow ARQUITECTURA DE MÁQUINAS COMPUTADORAS III.
Unidad aritmético-lógica
Arquitectura de Von Neumann
PROCESADOR Por: Luis Gonzaga Trujillo Cuervo USCO
“Organización y Arquitectura de Computadores” William Stallings
Tema 7: UNIDAD CENTRAL DE PROCESOS (CPU) Cáceres Pari Ángel Raúl
Microprocesador.
Sánchez Manjarrez Silvana Ing. Daniel Domínguez C. México, D.F. a 13 de septiembre del 2006 Arquitectura de Computadoras Arquitecturas CISC Y RISC Campus.
Capítulo 4 CPU y la memoria.
Hecho por: M.C. Luis Fernando Guzmán Nateras v3 Organización de Computadoras Preparación: Examen 1 JEOPARDY.
Informática Clase Arquitectura de la Computadora.
CPU. Laura Ayala.
LENGUAJE DE MANIPULACIÓN DE DATOS. Lenguaje de Manipulación de Datos (Data Manipulation Language, DML) es un lenguaje proporcionado por el sistema de.
INTRODUCCIÓN El rendimiento, costo de compra y costo de operación forman la base para la toma de decisiones, sobre que PC es mejor que otra y así adquirir.
ARQUICTECTURA DE SERVIDORES
Capítulo 8 Segmentación de Instrucciones.
LOGO CPU. COMPANY LOGO DEFINICIÓNHISTORIA CPU DE TRANSISTORE S Y DE CIRCUITOS INTEGRADOS DISCRETOS MICROPROCES ADORES OPERACIÓN DEL CPU.
Son los atributos de un sistema que son visibles para un programador, es decir aquellos atributos que impactan directamente en la ejecución lógica de un.
Principio unidad 1.
PROCESADORES.
E.A.P. “INGENIERÍA DE SISTEMAS” UNIVERSIDAD PERUANA UNION.
* UNIVERSIDAD TECNOLOGICA DE PUEBLA TECNOLOGIAS DE LA INFORMACION Y COM. AREA REDES Y TELECOMUNIC IONES ADMINISTRACION DE SERVIDORES «ARQUITECTURA DE COMPUTADORAS»
ARQUITECTURAS DE LOS SERVIDORES El computador tiene 2 aspectos para entender su funcionamiento al nivel de programación: Almacenamiento Procesamiento Para.
PROCESAMIENTO DE DATOS. Entrada MemorizaciónProcesamiento Salida.
1 Unidades funcionales de un ordenador Procesadores Memorias Dispositivos de E/S
La CPU Leidy Yazmin Castro Santana II semestre Formacion Complementaria Grado
Secretaria de Educación de Pasto INSTRUCTIVO FORMATO No. 1 – MEDICION DE CARGAS DE TRABAJO ESTUDIO DE PLANTA ADMINISTRATIVOS DE ESTABLECIMIENTOS EDUCATIVOS.
CAPITULO V Arquitectura de Von Neumann
Omar Herrera Caamal Rigoberto Lizárraga Luis Cetina Luna.
Arquitectura de Computadoras (Taller) Semestre II de 2008.
INTRODUCCION A LOS SISTEMAS DE COMPUTO ARQUITECTURA VON NEUMAN Ing. David Gonzalez.
Pipelining Introducción.
Transcripción de la presentación:

P(C) = m * nMAXIMO GRADO DE PARALELISMO WSBS ha sido llamado el procesamiento en serie de bits, ya que se procesa un bit por vez (n = m = 1). Es el procesamiento más lento, y solo existió en la primera generación de computadoras. WPBS (n = 1, m >> 1) ha sido denominado el procesamiento bis (de bit-slice) ya que se procesa una porción de m bits a la vez. (Ej.: STARAN). WSBP (n > 1, m = 1), tal como se encuentra en la mayoría de las computadoras existentes, ha sido llamado procesamiento de porciones de palabra, ya que se procesa una palabra de n bits a la vez. (Ej.: arquitectura de Von Neumann). Finalmente, el WPBP (n > 1, m > 1) es conocido como procesamiento paralelo total en el cual se procesa por vez un arreglo de n x m bits.

COMPUTADOR PIPELINE El proceso de ejecución de una instrucción en un computador digital envuelve cuatro pasos principales: levantar la instrucción de memoria (Instruction Fetch - IF); identificar la operación que debe efectuarse (Instruction Decoding - ID); levantar los operandos si son necesarios en la ejecución (Operand Fetch - OF); y ejecutar la operación aritmético lógica que ha sido decodificada. Antes de comenzar a ejecutar una nueva instrucción deben completarse estos cuatro pasos.

La máxima velocidad a la cual pueden ingresar las instrucciones al pipeline depende exclusivamente del tiempo máximo requerido para atravesar una etapa y del número de ellas. EL PERÍODO DE RELOJ Un pipeline lineal con k etapas procesa n tareas en Tk = k + (n-1) períodos de reloj. Se usan k ciclos para llenar el pipeline (con la primer instrucción), y hacen falta n-1 ciclos para completar las restantes n-1 tareas. El mismo número de tareas puede ejecutarse en un procesador sin pipeline en un tiempo T1 = n * k.

PIPELINE VERSUS SOLAPAMIENTO Las condiciones del Pipeline son : 1.- Cada evaluación de funciones básicas es independiente de la anterior. 2.- Cada evaluación requiere aproximadamente la misma secuencia de subfunciones. 3.- Cada subfunción se encadena perfectamente con la anterior. 4.- Los tiempos de las subfunciones son aproximadamente iguales. Las condiciones de Solapamiento son : 1.- Existe dependencia entre las distintas evaluaciones (funciones). 2.- Cada evaluación puede requerir una secuencia diferente de subfunciones. 3.- Cada subfunción tiene un propósito distinto. 4.- El tiempo de cada evaluación no es necesariamente constante, sino que depende de la función y de los datos que la atraviesan. El primer caso se lo suele denominar Pipeline Sincrónico o Unifunción y el segundo Pipeline Asincrónico o Multifunción.

CLASIFICACIONES DE PROCESADORES PIPELINE. PIPELINES ARITMÉTICOS La ALU de un computador puede dividirse para hacer operaciones de pipeline en varios formatos. PIPELINES DE INSTRUCCIÓN PIPELINES DE PROCESADOR

TABLA DE RESERVA

PERFORMANCE DE PIPELINES "Latencia", se define como el número de unidades de tiempo que separa dos inicios de la misma o distintas tablas de reservación. Latencia alternada de 3 y 8

Latencia 4 Establecer una "latencia" óptima. vector de colisiones resulta:

Los niveles de este grafo permite obtener la latencia "mínima óptima promedio" (MAL - Minimum Average Latency).