Memoria Otros temas sobre cachés. Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias.

Slides:



Advertisements
Presentaciones similares
Almacenamiento del sistema de archivos La gestión de archivos es uno de los componentes mas visibles de un sistema operativo. Las computadores pueden almacenar.
Advertisements

GESTION DE MEMORIA.
III - Gestión de memoria
Organización y arquitectura de sistemas de memoria
III - Gestión de memoria
Memoria Cache.
Arquitectura de Computadores I
Microprocesadores para comunicaciones Escuela Técnica Superior de Ingenieros de Telecomunicación Organización y estructura de las memorias caché.
Algoritmos de Remplazamiento de Paginas
Ana Lucia Farfan Estrada. Angela Aybar Rengifo.
Introducción a los Sistemas Operativos Memoria Virtual
Departamento de Ingeniería de Sistemas Universidad de Antioquia
Departamento de Ingeniería de Sistemas Universidad de Antioquia
MEMORIA 1.
SISTEMAS DE MEMORIA DEL COMPUTADOR
Tema II Unidad de memoria. 2 Unidad de memoria 2.1 Definiciones y conceptos básicos Localización Capacidad Unidad de transferencia
Windows XP sp3.
El nivel de la Microprogramación
Algorítmo de Mapeo Directo
Memoria cache.
Memoria Virtual Fallos de Página Algoritmos de Reemplazamiento
Estructura y Tecnolología de Ordenadores
Gustavo Andrés Uribe Gómez
Universidad de SonoraArquitectura de Computadoras1 PROGRAMA CION PARALELA Y DISTRIBUIDA PRESENTA: JESUS BECERRIL PACHECO MODELOS DE ACCESO A LA MEMORIA.
Memoria Organización del caché. Universidad de SonoraArquitectura de Computadoras2 Organización del caché Hasta ahora solo se ha visto la estrategia de.
MICRO Y MACRO ARQUITECTURA
INSTITUTO POLITÉCNICO NACIONAL CENTRO DE INVESTIGACIÓN EN COMPUTACIÓN LABORATORIO DE SISTEMAS DIGITALES Grupo de Arquitectura de Computadoras y Sistemas.
Simulador didáctico de jerarquías de memoria
Memoria Retos de diseño. Universidad de SonoraArquitectura de Computadoras2 Fallas de caché Las fallas de caché disminuyen conforme se incrementa la asociatividad.
Estructura y Tecnología de Ordenadores Noviembre 2004.
Pipelining Predicción dinámica de brincos. Universidad de SonoraArquitectura de Computadoras2 Introducción En base a la historia de la instrucción, predecir.
1 Memoria Virtual Capítulo 8. 2 Estructuras de Hardware y Control Todas las referencias a memoria son direcciones lógicas y son mapeadas a direcciones.
Las personas se enfrentaron por primera vez con programas que eran demasiados grandes para caber en la memoria disponible. La solucion fue dividir el programa.
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Tema 10.3: Asignación de Espacio No Contiguo. Tema 10.3: 2 Silberschatz, Galvin and Gagne ©2005 Fundamentos de los Computadores (ITT, Sist. Electr.),
(Organización y Manejo de Archivos)
Asignación de Espacio No Contiguo
Soporte HW para Administración de Memoria Cecilia Hernández
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 19 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Antecedentes Memoria virtual – separación de la memoria lógica de la física Sólo parte del programa necesita estar en memoria en un momento dado para.
Tema VII Memoria Virtual.
Memoria Introducción.
Organización del Computador
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 21 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Conclusión del curso. Universidad de SonoraArquitectura de Computadoras2 Temas cubiertos Lenguaje ensamblador MIPS. Diseño de una CPU tradicional. Datapath.
Programa del Curso Fundamentos del Diseño de Computador. Fundamentos del Diseño de Computador. Arquitectura del Conjunto de Instrucciones (Revisión). Arquitectura.
Organización del Computador
Memoria virtual. Introducción Muchos procesos, una memoria Programas demasiado grandes para caber en memoria principal Espacio de direccionamiento mucho.
Memoria virtual.
Organización del Computador I Verano Jerarquía de Memoria Basado en el capítulo 7 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 20 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Rendimiento de la CPU y sus factores
Rendimiento y/o desempeño.. RENDIMIENTO “El computador A es más rápido que el computador B” Como se determina el rendimiento de un computador para: El.
MEMORIA CACHE SEBASTIAN MADRID PEREZ. ¿QUÉ ES? La memoria caché es un búfer especial de memoria que poseen las computadoras, que funciona de manera similar.
MIA - Grupo 5 Unidad 2.
Memoria Virtual Msc. Rina Arauz.
Silberschatz, Galvin, and Gagne  Applied Operating System Concepts Memoria Virtual Concepto Paginado bajo demanda Performance del Paginado bajo.
Memoria Virtual Conceptos Paginación Bajo Demanda Creación de Procesos
Gestión de Memoria – Parte 2
Arquitectura de Computadores Clase 18 Memoria Caché: Fundamentos IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela.
Memoria virtual. Universidad de SonoraArquitectura de Computadoras2 Introducción Memoria virtual es un mecanismo que permite que la memoria principal.
Arquitectura de Computadores
Memoria Rendimiento del caché.
Otros temas sobre cachés
Organización del caché
Memoria virtual.
Ejercicio 5.6 sobre cachés
Otros temas sobre cachés
Organización del caché
Memoria Rendimiento del caché.
Transcripción de la presentación:

Memoria Otros temas sobre cachés

Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias de reemplazo de bloque. 3. Cachés multinivel.

Universidad de SonoraArquitectura de Computadoras3 Localizando un bloque En un caché de mapeo directo (1-way), un bloque solo puede ir en un lugar. En un caché asociativo (n-way, n > 1), es necesario localizar el bloque. La dirección se divide en: El índice selecciona el conjunto. Dentro del conjunto se comparan las etiquetas de todos los bloques. Para mayor velocidad, las etiquetas se comparan en paralelo.

Universidad de SonoraArquitectura de Computadoras4 Localizando un bloque Dado un tamaño fijo, existe una relación entre el tamaño del índice y los parámetros del caché. Para un caché de 256 bloques: AsociatividadConjuntosBloquesÍndice 1-way way way way way way12560

Universidad de SonoraArquitectura de Computadoras5 Localizando un bloque Un caché de mapeo directo requiere un solo comparador.

Universidad de SonoraArquitectura de Computadoras6 Localizando un bloque Un caché 4-way set associative requiere 4 comparadores.

Universidad de SonoraArquitectura de Computadoras7 Que organización usar La selección entre mapeo directo, set associative y fully associative depende del costo de falla comparando con el costo de implementar asociatividad en tiempo y hardware.

Universidad de SonoraArquitectura de Computadoras8 Bloque a reemplazar En mapeo directo no hay elección. En set associative se escoge un bloque dentro del conjunto seleccionado. En fully associative cualquier bloque del caché es candidato a ser reemplazado. La estrategia mas usada es LRU (least recently used – menos usado recientemente).

Universidad de SonoraArquitectura de Computadoras9 Bloque a reemplazar LRU se vuelve costoso para conjuntos con muchos bloques. Otra opción es aproximar LRU o usar una estrategia FIFO (first-in first-out – el primero que entra es el primero en salir). Una tercera opción es usar reemplazo aleatorio.

Universidad de SonoraArquitectura de Computadoras10 Cachés multinivel Tener uno o mas niveles de cachés. Los sistemas de dos niveles son comunes. El caché de segundo nivel (L2) se accesa cuando hay una falla en el caché primario (L1). Si el caché L2 contiene el dato, el castigo por falla de L1 es el tiempo de acceso de L2 que es mucho menor que el tiempo de acceso a la memoria Si el dato no está en L1 ni en L2, se accesa la memoria y el castigo por falla es mayor.

Universidad de SonoraArquitectura de Computadoras11 Ejemplo Se tiene una CPU con: CPI = 1.0 con caché fuera perfecto. Velocidad de reloj = 5 GHz. Tiempo de acceso de memoria = 100 ns. Tasa de fallas del caché primario = 2%. ¿Qué tan rápido es el sistema si se agrega otro nivel de caché con tiempo de acceso de 5 ns y capaz de reducir la tasa de fallas a la memoria a 0.5%?

Universidad de SonoraArquitectura de Computadoras12 Ejemplo El castigo por falla es: Para la memoria principal el castigo es: 100 ns / 0.2 ns = 500 ciclos. El CPI efectivo con un nivel de caché es: Para la CPU con un nivel de caché: x 500 = 11.0

Universidad de SonoraArquitectura de Computadoras13 Ejemplo Con dos niveles de caché, una falla en el caché L1 se puede resolver por L2 o por la memoria. Si se resuelve en L2, el tiempo de acceso a L2 es el castigo por falla. En otro caso, el castigo por falla es la suma de los tiempos de acceso a L2 y a la memoria. El castigo por falla por un acceso a L2 es: 5 ns / 0.2 ns = 25 ciclos

Universidad de SonoraArquitectura de Computadoras14 Ejemplo El CPI efectivo para un caché de dos niveles: Para la CPU con dos niveles de caché: x x 500 = = 4 Por lo tanto, la CPU con dos niveles de caché es más rápido que la CPU con un nivel en: 11 / 4 = 2.75

Universidad de SonoraArquitectura de Computadoras15 Cachés multinivel Se introducen dos nuevos conceptos: Tasa de fallas global (global miss rate) es la fracción de referencias que fallan en todos los niveles. Tasa de fallas local (local miss rate) es la fracción de referencias que fallan en un nivel. El caché primario es mas pequeño y con menor tiempo de acceso que los secundarios.

Universidad de SonoraArquitectura de Computadoras16 Cachés multinivel Valores típicos en 2004.

Universidad de SonoraArquitectura de Computadoras17 Conclusión 4 preguntas en la jerarquía de memoria: 1. ¿Dónde se puede poner un bloque? 2. ¿Cómo se encuentra un bloque? 3. ¿Qué bloque debe ser reemplazado en una falla? 4. ¿Qué pasa en una escritura?

Universidad de SonoraArquitectura de Computadoras18 Conclusión ¿Dónde se puede poner un bloque? En mapeo directo en el lugar que le toque según su dirección. En set associative en cualquier lugar dentro del conjunto que le toque. En fully associative en cualquier lugar del caché.

Universidad de SonoraArquitectura de Computadoras19 Conclusión ¿Cómo se encuentra un bloque? En mapeo directo, buscando en el lugar que le toque y comparando la etiqueta. En set associative, buscando en el conjunto que le toque comparando etiquetas. En fully associative, buscando en el caché comparando etiquetas.

Universidad de SonoraArquitectura de Computadoras20 Conclusión ¿Qué bloque debe ser reemplazado en una falla? LRU (least recently used - menos usado recientemente). Aproximación LRU o FIFO (first-in first-out – el primero que entra es el primero en salir). Aleatorio.

Universidad de SonoraArquitectura de Computadoras21 Conclusión ¿Qué pasa en una escritura? Write-through se escribe en el caché y en la memoria para evitar inconsistencias. Write-back se escribe en el caché y solamente cuando es necesario en la memoria.