Memoria Organización del caché. Universidad de SonoraArquitectura de Computadoras2 Organización del caché Hasta ahora solo se ha visto la estrategia de.

Slides:



Advertisements
Presentaciones similares
GESTION DE MEMORIA.
Advertisements

Administración de memoria
UNIVERSIDAD DEL VALLE DE MEXICO CAMPUS CHAPULTEPEC
Memoria Cache.
Arquitectura de Computadores I
Base de Datos Distribuidas FUNDAMENTOS DE BASES DE DATOS DISTRIBUIDAS
Microprocesadores para comunicaciones Escuela Técnica Superior de Ingenieros de Telecomunicación Organización y estructura de las memorias caché.
Ana Lucia Farfan Estrada. Angela Aybar Rengifo.
Introducción a los Sistemas Operativos Memoria Virtual
MÓDULO DE BÚSQUEDA DE PERSONAS DENTRO DE UNA BASE DE DATOS DE ROSTROS
Departamento de Ingeniería de Sistemas Universidad de Antioquia
SISTEMAS DE MEMORIA DEL COMPUTADOR
Tema II Unidad de memoria. 2 Unidad de memoria 2.1 Definiciones y conceptos básicos Localización Capacidad Unidad de transferencia
Algorítmo de Mapeo Directo
Memoria cache.
Gustavo Andrés Uribe Gómez
Direcciones físicas y direcciones virtuales (lógicas)
Microcomputadores Prof : Tatiana Marín R.. Sistema basado en microprocesador de 8 bits.
Problema Procesador-Memoria
Universidad de SonoraArquitectura de Computadoras1 PROGRAMA CION PARALELA Y DISTRIBUIDA PRESENTA: JESUS BECERRIL PACHECO MODELOS DE ACCESO A LA MEMORIA.
Tema 10: Gestión de Memoria
Datapath para las instrucciones de brinco
Memoria Otros temas sobre cachés. Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias.
Simulador didáctico de jerarquías de memoria
Memoria Retos de diseño. Universidad de SonoraArquitectura de Computadoras2 Fallas de caché Las fallas de caché disminuyen conforme se incrementa la asociatividad.
Algoritmos.
Estructura de Datos II Equipo 4 Equipo 7 Acosta Montiel Miguel A.
Tablas de Hash.
Pipelining Predicción dinámica de brincos. Universidad de SonoraArquitectura de Computadoras2 Introducción En base a la historia de la instrucción, predecir.
1 Memoria Virtual Capítulo 8. 2 Estructuras de Hardware y Control Todas las referencias a memoria son direcciones lógicas y son mapeadas a direcciones.
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Tema 10.3: Asignación de Espacio No Contiguo. Tema 10.3: 2 Silberschatz, Galvin and Gagne ©2005 Fundamentos de los Computadores (ITT, Sist. Electr.),
Overview Sistemas Computacionales
Asignación de Espacio No Contiguo
Soporte HW para Administración de Memoria Cecilia Hernández
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 19 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Ventajas y desventajas de enviar variables por el método GET
Memoria Introducción.
Conclusión del curso. Universidad de SonoraArquitectura de Computadoras2 Temas cubiertos Lenguaje ensamblador MIPS. Diseño de una CPU tradicional. Datapath.
Programa del Curso Fundamentos del Diseño de Computador. Fundamentos del Diseño de Computador. Arquitectura del Conjunto de Instrucciones (Revisión). Arquitectura.
Organización del Computador
Memoria virtual. Introducción Muchos procesos, una memoria Programas demasiado grandes para caber en memoria principal Espacio de direccionamiento mucho.
Memoria virtual.
Elementos básicos para el desarrollo de algoritmos
Organización del Computador I Verano Memoria Virtual Basado en el capítulo 7 del libro de Patterson y Hennessy Verano 2004Profesora Borensztejn.
Organización del Computador I Verano Jerarquía de Memoria Basado en el capítulo 7 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Tema 5: Multiprocesadores
Maria Camila Torres Quiroz 10I2 Cefa 2012
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 20 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Rendimiento de la CPU y sus factores
Teoría de Sistemas Operativos Memoria Departamento de Electrónica 2º Semestre, 2003 Gabriel Astudillo Muñoz
Posgrado en Sistemas Computacionales Heurísticas de usabilidad MC Luz María Moreno Aguilar Noviembre 2009.
MEMORIA CACHE SEBASTIAN MADRID PEREZ. ¿QUÉ ES? La memoria caché es un búfer especial de memoria que poseen las computadoras, que funciona de manera similar.
Arquitectura de Computadores I
Silberschatz, Galvin, and Gagne  Applied Operating System Concepts Memoria Virtual Concepto Paginado bajo demanda Performance del Paginado bajo.
Memoria Virtual Conceptos Paginación Bajo Demanda Creación de Procesos
Gestión de Memoria – Parte 2
Arquitectura de Computadores Clase 21 Memoria Virtual IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería.
Arquitectura de Computadores Clase 18 Memoria Caché: Fundamentos IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela.
Arquitectura de Computadores Clase 19 Memoria Caché: Funciones de Correspondencia IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica.
Memoria Retos de diseño. Universidad de SonoraArquitectura de Computadoras2 Fallas de caché Las fallas de caché disminuyen conforme se incrementa la asociatividad.
Memoria virtual. Universidad de SonoraArquitectura de Computadoras2 Introducción Memoria virtual es un mecanismo que permite que la memoria principal.
Arquitectura de Computadores
Otros temas sobre cachés
Organización del caché
Memoria virtual.
Memoria Cachés.
Otros temas sobre cachés
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Organización del caché
Transcripción de la presentación:

Memoria Organización del caché

Universidad de SonoraArquitectura de Computadoras2 Organización del caché Hasta ahora solo se ha visto la estrategia de mapeo directo. Un bloque solo puede ir en un lugar en el caché. Otras organizaciones pueden reducir la tasa de fallas: Fully associative cache. El bloque puede ir en cualquier parte en el caché. Set associative cache. El bloque de memoria puede ir en cualquier parte dentro del conjunto que le toque.

Universidad de SonoraArquitectura de Computadoras3 Fully associative cache Un bloque en memoria puede estar asociado con cualquier línea en el caché. Para encontrar un bloque se debe buscar en todo el caché. Para ser práctica, la búsqueda se hace en paralelo asociando un comparador con cada línea del caché. Los comparadores incrementan el costo del hardware. Son prácticos solo para cachés pequeños.

Universidad de SonoraArquitectura de Computadoras4 Set associative cache El caché está dividido en m conjuntos. Cada conjunto consta de n bloques. Se le llama n-way set associative. Un bloque en memoria solo puede ir en un conjunto. Dentro del conjunto, el bloque puede ir en cualquier lugar. Un dato se busca en todos los bloques del conjunto. El conjunto está dado por: (número de bloque) modulo (número de conjuntos)

Universidad de SonoraArquitectura de Computadoras5 Ejemplo

Universidad de SonoraArquitectura de Computadoras6 Variantes de una forma Las otras 2 organizaciones se pueden ver como una variación de set associative. 1. Mapeo directo es 1-way set associative. Un caché de k bloques se puede ver como un caché de k conjuntos cada uno de 1 bloque. 2. Fully associative es k-way set associative. Un caché de k bloques se puede ver como un caché de 1 conjunto de k bloques.

Universidad de SonoraArquitectura de Computadoras7 Variantes de una forma Variantes para un caché de 8 bloques.

Universidad de SonoraArquitectura de Computadoras8 Ventajas y desventajas… de incrementar el grado de asociatividad. Ventaja: generalmente decrementa la tasa de fallas. Desventaja: incrementa el tiempo de éxito (hit time).

Universidad de SonoraArquitectura de Computadoras9 Ejemplo Hay 3 cachés. Cada uno tiene 4 bloques de 1 palabra. Un caché es de mapeo directo, otro 2-way set associative y otro fully associative. Encontrar el número de fallas para cada organización dada la siguiente secuencia de direcciones de bloque: 0, 8, 0, 6, 8.

Universidad de SonoraArquitectura de Computadoras10 Mapeo directo Determinar en que bloque se mapea cada dirección. 5 fallas.

Universidad de SonoraArquitectura de Computadoras11 2-way set associative Hay dos conjuntos (0 y 1). Determinar en que conjunto se mapea cada dirección. Se necesita una regla de reemplazo. Se supone LRU (el menos usado recientemente).

Universidad de SonoraArquitectura de Computadoras12 2-way set associative El bloque 6 reemplaza al 8 por ser el menos usado recientemente. 4 fallas.

Universidad de SonoraArquitectura de Computadoras13 Fully associative Los bloques pueden ir donde sea. 3 fallas.

Universidad de SonoraArquitectura de Computadoras14 Efecto de la asociatividad Caché de datos de 64 KB con bloques de 16 palabras. Asociatividad varía desde 1-way (mapeo directo) hasta 8-way. Benchmark SPEC2000.

Universidad de SonoraArquitectura de Computadoras15 Conclusión Los cachés n-way set associative (n > 1) por lo general tienen tasas de fallas menores que los cachés de mapeo directo. Los cachés n-way set associative (n > 1) tienen mayor tiempo de éxito que los cachés de mapeo directo.