Alberto Lafuente, UPV/EHU, Dep ATC

Slides:



Advertisements
Presentaciones similares
Creación de procesos Asignar un único identificador al nuevo proceso. Asignar espacio para el proceso. Debe inicializarse el bloque de control del proceso.
Advertisements

Planificación de Monoprocesadores
Planificador de Procesos
CLASE 3 SOFTWARE DEL MICROPROCESADOR
Introducción al tiempo real en sistemas empotrados
Administración de procesos y del procesador.
Sistemas en estratos. Descripción: se organiza en una jerarquía de estratos, estando construido cada uno de ellos sobre el otro que tiene menor jerarquía.
Sistemas Operativos Unidad II Procesos.
Fundamentos de Ingeniería de Software
Modelo de procesos de dos estados
POLITICAS DE PLANIFICACION
Detalles del sistema operativo
SISTEMAS OPERATIVOS UNIDAD 1..
INGENIERIA EN SOFTWARE y HARDWARE
Administración de procesos y del procesador.
UTFSM - Sistemas Operativos
El nivel de la Microprogramación

1 Planificación de la Carga. 2 Objetivos - La ejecución de la mayor cantidad de "trabajos" en el menor tiempo posible. - La no saturación de los recursos.
Alejandro Ledezma Milanez Sonia Lizbeth Hernández Martinez Zaira Samara Chavez Hernandez Gilberto Saduj Castañeda Garcia.
Multiprogramación Procesos Cecilia Hernández
Administración del Procesador
Lenguaje Ensamblador integrantes: Esthela Vianey Vázquez Medina No.30

Nombre, Alcance y Asociaciones (Bindings). Agenda Definición Nombre y Bindings Binding Time Importancia del Binding Time Eventos relacionados a la Asociación.
TEMA 1: «GESTIÓN DE PROCESOS»
Práctica 7 AOC. Gestión de la pila Una pila es una estructura de datos caracterizada por que el último dato que se almacena es el primero que se obtiene.
ARQUITECTURA DE LOS MICROPROCESADORES DE 8 BITS
MIPS Intermedio.
MICRO Y MACRO ARQUITECTURA
Sistemas Operativos Procesos.
Planificador por turnos  Está diseñado especialmente para sistemas de tiempo compartido.  Se define un intervalo de tiempo denominado cuanto, cuya duración.
Estructura del sistema operativo
Profesor: Rodrigo Sanhueza Figueroa
Soporte HW para Administración de Memoria Cecilia Hernández
ICC243 Sistemas Operativos P03: Introducción: Conceptos Prof. Jonathan Makuc.
Realizado por: Kepa Bengoetxea
Teoría de Sistemas Operativos Departamento de Electrónica 2º Semestre, 2002 Gabriel Astudillo Muñoz
Introducción al tiempo real en sistemas empotrados
Departamento de Informática. Curso ENTRADA Y SALIDA LECCIÓN 12 ORGANIZACIÓN DE ENTRADA Y SALIDA.
Ing. Jorge A. Abraham Técnicas Digitales II
Gestión de procesos Sistemas Operativos Edwin Morales
Unidad 2: Segmentación Excepciones en la Segmentación Docente: Ing. José Díaz Chow ARQUITECTURA DE MÁQUINAS COMPUTADORAS III.
Planificación de uso del procesador
Sistemas Operativos Tema 4
1 Descripción y control de procesos Capítulo 3. 2 Requerimientos de un SO relacionados con procesos Ejecutar concurrentemente múltiples procesos para.
Teoría de Sistemas Operativos Procesos Departamento de Electrónica 2º Semestre, 2003 Gabriel Astudillo Muñoz
Planificación. Visión General El planificador del SO se construye a partir de un mecanismo para la conmutación de contexto y una política que determina.
Administrador de procesos
Teoría de Sistemas Operativos Departamento de Electrónica 2º Semestre, 2002 Gabriel Astudillo Muñoz
Sistemas operativos. INTEGRANTES: NELSON ARMAS CINDY SOLEDISPA JUAN CARLOS TAMAYO.
Clasificación y estructura. Alejandra Rivero Esteban
ARQUITECTURA DE SISTEMAS OPERATIVOS.
comenzar Listo Ejecutando Terminado Bloqueado Un proceso ejecuta y solo abandona el control de la CPU cuando lanza E/S o termina. La cola de listos se.
Procesos ITS - Informática Sistemas Operativos II Javier Sellanes.
Algoritmo de Dijkstra para ruta más corta. Ejemplo 1.
GESTIÓN DE PROCESOS.
Unidad 2 – Gestión de Procesos
Estados de procesos El estado de un proceso define su actividad actual. Durante su existencia, un proceso pasa por una serie de estados discretos. Transiciones.
Pilas Grupo 4. 1 Stack o Pila Definición: Una pila es una estructura de datos, a la cual se le puede ingresar o sacar elementos por un sólo lado. También.
También es conocido como proceso ligero. Es una entidad básica de utilización de CPU y esta formado por un contador de programa, algunos registros y una.
Estructura funcional (Von Neumann)
MIPS Intermedio.
Planificación de uso del procesador Rina Arauz. Planificación de CPU 2 UNAN-Leon La ejecución de un trabajo se compone de secuencias de procesador y de.
Lenguaje ensamblador Conceptos introductorios. Formatos de Instrucción. Modos de Direccionamiento. Conjunto de instrucciones básico. Introducción al Lenguaje.
Arquitectura de PCs Arquitectura básica del PC. Introducción El PC es el resultado de una especificación técnica de IBM El hardware se organiza de forma.
El principal trabajo del procesador es ejecutar las instrucciones de máquina que se encuentran en memoria principal. Estas instrucciones se encuentran.
Pilas.
Transcripción de la presentación:

Alberto Lafuente, UPV/EHU, Dep ATC Este documento describe gráficamente el cambio en la ejecución de un proceso PA a otro PB en un sistema multiprogramado, en particular el cambio de contexto y de estado de los procesos. Alberto Lafuente, UPV/EHU, Dep ATC

Alberto Lafuente, UPV/EHU, Dep ATC Contexto de PB Se está ejecutando PA. Pila de PA Pila de PB Cola de ejecución PA Cola de preparados PB CPU SP PA Alberto Lafuente, UPV/EHU, Dep ATC

Alberto Lafuente, UPV/EHU, Dep ATC Se está ejecutando PA. Pila de PA Pila de PB Cola de ejecución PA Cola de preparados PB CPU SP PA BA de la Rut. de Atención Se produce una interrupción (externa o trap). Contexto de PB Alberto Lafuente, UPV/EHU, Dep ATC

Alberto Lafuente, UPV/EHU, Dep ATC Contexto de PB Se está ejecutando PA. Pila de PA Pila de PB Cola de ejecución PA Cola de preparados PB CPU SP BA de la Rut. de Atención Contexto de PA PA BA de la Rut. de Atención Se produce una interrupción (externa o trap). Se salva el contexto de PA. Alberto Lafuente, UPV/EHU, Dep ATC

Se produce una interrupción (externa o trap). Contexto de PB Se está ejecutando PA. Pila de PA Pila de PB Cola de ejecución PA Cola de preparados PB CPU SP BA de la Rut. de Atención Contexto de PA BA de la Rut. de Atención Se produce una interrupción (externa o trap). Se salva el contexto de PA. Cambio de estado de PA. Una cola de bloqueados (por ejemplo) PA Alberto Lafuente, UPV/EHU, Dep ATC

Se produce una interrupción (externa o trap). Contexto de PB Se está ejecutando PA. Pila de PA Pila de PB Cola de ejecución PA Cola de preparados PB CPU SP BA de la Rut. de Atención Contexto de PA BA de la Rut. de Atención Se produce una interrupción (externa o trap). Se salva el contexto de PA. Cambio de estado de PA. Scheduler: elige a PB. Una cola de bloqueados (por ejemplo) PA Alberto Lafuente, UPV/EHU, Dep ATC

Se produce una interrupción (externa o trap). Pila de PA BA de la Rut. de Atención Contexto de PA Cola de ejecución PA PB Se está ejecutando PA. BA de la Rut. de Atención Se produce una interrupción (externa o trap). Se salva el contexto de PA. Cambio de estado de PA. CPU SP Scheduler: elige a PB. Cola de preparados Cambio de estado de PB. Pila de PB Una cola de bloqueados (por ejemplo) PA Contexto de PB Alberto Lafuente, UPV/EHU, Dep ATC

Se produce una interrupción (externa o trap). Pila de PA BA de la Rut. de Atención Contexto de PA Cola de ejecución PA PB Se está ejecutando PA. BA de la Rut. de Atención Se produce una interrupción (externa o trap). Se salva el contexto de PA. Cambio de estado de PA. CPU SP Scheduler: elige a PB. Cola de preparados Cambio de estado de PB. El PCB de PB contiene el estado de su SP. Pila de PB Una cola de bloqueados (por ejemplo) PA Contexto de PB Alberto Lafuente, UPV/EHU, Dep ATC

Se produce una interrupción (externa o trap). Pila de PA BA de la Rut. de Atención Contexto de PA Cola de ejecución PA PB Se está ejecutando PA. BA de la Rut. de Atención Se produce una interrupción (externa o trap). Se salva el contexto de PA. Cambio de estado de PA. CPU SP Scheduler: elige a PB. Cola de preparados Cambio de estado de PB. Pila de PB Manipulación del Stack Pointer para retornar al bloque de activación de PB. Una cola de bloqueados (por ejemplo) PA Contexto de PB Alberto Lafuente, UPV/EHU, Dep ATC

Se produce una interrupción (externa o trap). Pila de PA BA de la Rut. de Atención Contexto de PA Cola de ejecución PA PB Se está ejecutando PA. BA de la Rut. de Atención Se produce una interrupción (externa o trap). Se salva el contexto de PA. Cambio de estado de PA. CPU SP Scheduler: elige a PB. Cola de preparados Cambio de estado de PB. Pila de PB Manipulación del Stack Pointer para retornar al bloque de activación de PB. Una cola de bloqueados (por ejemplo) PA Contexto de PB Se carga el contexto de PB en la CPU. Alberto Lafuente, UPV/EHU, Dep ATC

Se produce una interrupción (externa o trap). Pila de PA Cola de ejecución PA PB Se está ejecutando PA. Contexto de PA BA de la Rut. de Atención Se produce una interrupción (externa o trap). Se salva el contexto de PA. Cambio de estado de PA. CPU SP Scheduler: elige a PB. Cola de preparados Cambio de estado de PB. Pila de PB Manipulación del Stack Pointer para retornar al bloque de activación de PB. Una cola de bloqueados (por ejemplo) PA Contexto de PB Se carga el contexto de PB en la CPU. Retorno de la interrupción. Alberto Lafuente, UPV/EHU, Dep ATC

Se produce una interrupción (externa o trap). Pila de PA Cola de ejecución PA PB Se está ejecutando PA. BA de la Rut. de Atención Contexto de PA Se produce una interrupción (externa o trap). Se salva el contexto de PA. Cambio de estado de PA. CPU SP Scheduler: elige a PB. Cola de preparados Cambio de estado de PB. Pila de PB Manipulación del Stack Pointer para retornar al bloque de activación de PB. Una cola de bloqueados (por ejemplo) PA Se carga el contexto de PB en la CPU. Retorno de la interrupción. Se ejecuta PB. Alberto Lafuente, UPV/EHU, Dep ATC