I S A INSTRUCTION SET ARCHITECTURE

Slides:



Advertisements
Presentaciones similares
Clase Teórica N°5 Modos de direccionamiento
Advertisements

El modelo de Von Neumann
Diseño de la ruta de datos monociclo para la arquitectura MIPS
UNIVERSIDAD DEL VALLE DE MEXICO CAMPUS CHAPULTEPEC
ORGANIZACIÓN COMPUTACIONAL
CLASE 3 SOFTWARE DEL MICROPROCESADOR
ARQUITECTURA DE COMPUTADORES - VON NEUMANN MODEL
Círculos de proporción
Fermín Sánchez Carracedo Universitat Politècnica de Catalunya
INSTITUTO TECNOLOGICO DE APIZACO Integrantes del equipo: José Luis Cocoletzi López Edgar Lozano Velázquez TEMA: Lenguaje Ensamblador.
Profesor: Rodrigo Sanhueza F.
CLASE 9.
Departamento de Ingeniería de Sistemas Universidad de Antioquia
CLASE 10.
CLASE 12.
Circuitos Digitales II
Circuitos Digitales II Elementos sobre la Arquitectura del Conjunto de Instrucciones Semana No.2 Semestre Prof. Gustavo Patiño
Arquitectura de Computadores
ARQUITECTURA INTEL FORMATOS DE INSTRUCCIÓN
VAX Diego Esteban Moreno Germán Aguado Llorente Félix Huete García.
ARQUITECTURA INTEL Modos de direccionamiento
Diego Esteban Moreno Germán Aguado Llorente Félix Huete García.
Formatos de instrucción
El procesador: la ruta de datos y el control (II Parte)
Circuitos Digitales II
Circuitos Digitales II Elementos sobre la Arquitectura del Conjunto de Instrucciones Semana No.2 Semestre Prof. Gustavo Patiño
3. INTRODUCCIÓN A LA PROGRAMACIÓN
Arquitectura de Conjunto de Instrucciones (ISA)
Composición Interna de un Procesador
SEMANA 05_2.
CLASE 11.
ISA (Instruction Set Architecture)
ARQUITECTURA DE COMPUTADORES - I.S.A. - ADDRESSING MODES
Computer Architecture Notes Jan 26, 2004 Dusan Kuzmanovic Jimmy Ortegon.
ARQUITECTURA DE LOS MICROPROCESADORES DE 8 BITS
Unidad 2: Organización del CPU
(CC) , José M. Foces-Morán.
Organización del Computador I Verano MIPS (1 de 2) Basado en el capítulo 3 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 13.
Arquitectura del 8086/8088 TEEL 4011
ICC243 Sistemas Operativos P03: Introducción: Conceptos Prof. Jonathan Makuc.
Lenguaje de Programación cap. 1 Estructura del Computador.
MÁQUINAS MULTINIVEL NIVEL 5 Lenguajes de alto nivel
Microcomputadores Prof: Tatiana Marín R.. Lenguaje máquina = lenguaje binario InstrucciónLenguaje máquina (binario)OP ( hex)Nemónico Restar F0SUB.
Unidad aritmético lógica
Tema 2: Lenguaje máquina
Organización del Computador
“Organización y Arquitectura de Computadores” William Stallings
CLASE 13.
ARQUITECTURA DE COMPUTADORES - I.S.A. -CODIFICACION ISA
Microprocesadores II PIC16C5X Ing. Nelwi Báez.
Sánchez Manjarrez Silvana Ing. Daniel Domínguez C. México, D.F. a 13 de septiembre del 2006 Arquitectura de Computadoras Arquitecturas CISC Y RISC Campus.
Capítulo 4 CPU y la memoria.
Informática Clase Arquitectura de la Computadora.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 10.
Organización del Computador I Verano Control Multiciclo Basado en el capítulo 5 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Organización de la Computadora

ARQUICTECTURA DE SERVIDORES
Modos de direccionamiento
Maquinas Digitales UNIDADES DE CONTROL.
Son los atributos de un sistema que son visibles para un programador, es decir aquellos atributos que impactan directamente en la ejecución lógica de un.
Principio unidad 1.
Unidad Central de Proceso
INTRODUCCIÒN MICROCONTROLADORES
ARQUITECTURAS DE LOS SERVIDORES El computador tiene 2 aspectos para entender su funcionamiento al nivel de programación: Almacenamiento Procesamiento Para.
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
CAPITULO V Arquitectura de Von Neumann
Arquitectura de Computadores Clase 6 Ciclo y Conjunto de Instrucciones IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela.
Organización de computadoras
Transcripción de la presentación:

I S A INSTRUCTION SET ARCHITECTURE COMPUESTA DE: TIPOS DE ARQUITECTURA MODOS DE DIRECCIONAMIENTO ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

I S A TIPOS DE ARQUITECTURA MAPA GENERAL TIPOS DE OPERANDOS ARQUITECTURAS STACK ACCUMULATOR GPR BIBLIOGRAFIA ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA MAPA GENERAL ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA TIPOS DE OPERANDOS ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA ARCHITECTURES ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA STACK ARCHITECTURE Todos los operandos deben estar en la pila. Poner algo en pila= PUSH Quitar de la pila = POP Operandos implícitos a la PILA, en la codificación de las intrucciones no hay bits que codifiquen la ubicación de los operandos (todos en pila) El resultado de la operación es almacenada en PILA. Se emplea notación postfija ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

STACK ARCHITECTURE - EJEMPLO A= B+C >> A=BC+ PUSH B PUSH C ADD POP A ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

STACK ARCHITECTURE VENTAJAS - DESVENTAJAS Tamaño de instrucciones reducida, ya que no es necesario emplear bits para especificar la locación de los operandos. Pocas opciones, de modo que generar un compilador es más fácil. Acceso a memoria muy alto, de modo que tiempos de ejecución se incrementan. ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

ACCUMULATOR ARCHITECTURE Uso del registro del acumulador para un operando, de modo que este es implícito en la instrucción Un operando explicito. El resultado de la operación siempre es almacenado en el registro acumulador. ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

ACCUMULATOR ARCHITECTURE EJEMPLO A= B +C LOAD B ACC = B ADD C ACC= ACC + C STORE A A= ACC ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

ACCUMULATOR ARCHITECTURE VENTAJAS Y DESVENTAJAS Es más fácil de implementar Instrucciones pequeñas, un operando implícito Requiere más accesos a memoria que la STACK ARCHITECTURE ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA GPR ARCHITECTURE Es llamada también LOAD-STORE o REGISTER to REGISTER. Todos los operandos son explícitos, estos pueden ser registros o posiciones de memoria. ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

GPR ARCHITECTURE – EJEMPLO A= B + C LOAD R1,B //R1 = B LOAD R2,C //R2 = C ADD R3,R1,R2 //R3 = R1+R2 STORE R3,A //A = R3 ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

GPR ARCHITECTURE – VENTAJAS Y DESVENTAJAS Las intrucciones deben contener bits para identificar el operando y el modo de direccionamiento, esto genera que las instrucciones sean más grandes. Acceso a memoria reducido, ya que en los registros se pueden almacenar variables El escritor de compiladores debe intentar maximizar el buen uso de los registros. ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA EJERCICIO Implementar la siguiente operación con las tres arquitecturas estudiadas. (A*B) – (C*D) – (E*F) Que puede concluir? ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA

LOCACION DE LOS OPERANDOS OPERANDOS EN MEMORIA CANTIDAD DE OPERANDOS ARQUITECTURAS COMERCIALES 0 (LOAD STRORE O REGISTER REGISTER) 3 SPARC, MIOS, POWER PC, ALPHA 1 (REGISTER – MEMORY) 2 INTEL 80X86, MOTOROLA 68000 2 (MEMORY – MEMORY MAHINE) VAX 3 (MEMORY – MEMORY MAHINE) Referencia: extractado de la Figura 2.2. Possible combinations of memory operands and total operands per typical ALU instruction whit examples of machines. Computer Architecture A Quantitative Approach. Autor: Patterson Hennessy. ARQUITECTURA DE COMPUTADORES - I S A - TIPOS DE ARQUITECTURA