Arquitecturas Avanzadas Curso 07/08

Slides:



Advertisements
Presentaciones similares
Procesadores Pipeline II
Advertisements

Arquitecturas Paralelas 12-13
Curso de Actualización
Sistemas Operativos Distribuidos
1 Gestión eficiente de la LSQ basada en mecanismos de filtrado Fernando Castro ArTeCS Group.
Unidad 2: Segmentación Dependencias de Control Docente: ing. José Díaz Chow.
Organización de Computadoras
Conclusión del curso. Universidad de SonoraArquitectura de Computadoras2 Temas cubiertos Lenguaje ensamblador MIPS. Diseño de una CPU tradicional. Datapath.
Arquitecturas AvanzadasCurso 07/08 Coherence Decoupling: Making Use of Incoherence Jaehyuk Huh y otros ASPLOS’04.
ArqAvaPresentaciónCurso 10/11 Departamento:Informática Aplicada (A.T.C.) (Bloque IV - Planta 4ª) Profesores: Pablo Carazo D4411
Tema 5: Multiprocesadores
Protocolos de Sondeo SNOOPY
SERVIDOR DNS INSTALACIÓN DE BIND9. PASOS A DESARROLLAR $ sudo apt-get update Instalamos el paquete bind9 el cual es el software para la implementación.
Diseño e implementación de la página web del Capítulo Español de Sistemas Inteligentes de Transporte del IEEE Autor: Sergio Rodríguez Sarro Tutor: Jose.
2-icons-by-antrepo.html.
Hiperpipeline Superescalares Arquitectura de Computadoras 2012.
Memoria Cachés.
Pruebas de nivel: validez y fiabilidad
Procesadores superescalares
Pipelining Peligros de control.
Seguimiento y Avance.
EJEMPLO DE BÚSQUEDA AVANZADA EN GOOGLE
Scheduling dinámico: algoritmo de Tomasulo
Título proyecto Introducción Implementación / Pruebas Objetivos
LA RENTABILIDAD DE LA GESTION DE COMPRAS
Memoria Rendimiento del caché.
Introducción al simulador LIMES
ALBERTO ESCALADA JIMÉNEZ
Datapath para las instrucciones aritméticas y lógicas
Construcción de una red de área local
Memoria Introducción.
Pipelining Peligros (hazards).
Módulo II: EL ANÁLISIS DE DATOS EN LA EMPRESA
Reunión Mensual CVC 4 de noviembre, 2016
Economía de las pensiones
Otros temas sobre cachés
Curso Evaluación financiera de proyectos y fuentes de financiamiento
Características en general de Pentium II. ESQUEMA Introducción. Pentium. Pentium II. Tipos de Pentium II. Características en general de Pentium II.
Organización del caché
La diversidad de la materia
Memoria virtual.
Memoria virtual.
Vivir en un mundo basado en redes
Funcionamiento Caracas, 2016.
LUZ MERY SILVA BUITRAGO
7MO BÁSICO.
TITULO AUTORES CENTRO DE TRABAJO O ESTUDIO INTRODUCCIÓN RESULTADOS Y DISCUSIÓN MATERIALES y Métodos CONCLUSIONES logotipo del centro de trabajo logotipo.
¿Qué es un hipervínculo?. ¿Qué es? Y para que sirve. Es un tipo de elemento que hace posible que desde un sitio web sea direccionado a otro documento.
Presentación SIC-CEIC v3.1
Scheduling dinámico: algoritmo de Tomasulo
PROYECTO INFORMÁTICO ¿QUÉ ES UN PROYECTO INFORMÁTICO?
Pipelining Peligros de control.
Servicios IP sobre la red de acceso
VERBOS. SER O ESTAR to be PREFERIR to prefer TENER to have.
III SEMINARIO TECNICO FLOTTEC 2015
Título de la reunión de la compañía
X>0 o y>0 y>0 escribir “1” escribir “3” No Si escribir “2” escribir “4”
Análisis por Árboles de Decisión
El procesador Datapath y control.
Pruebas de Seguridad en implementaciones k/v
Memoria Cachés.
Ejercicio 5.6 sobre cachés
Otros temas sobre cachés

Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
1 TEMA 10. SISTEMAS OPERATIVOS DISTRIBUIDOS Introducción Hardware Software Aspectos de diseño.
Organización del caché
Memoria Rendimiento del caché.
Pipelining Peligros de control.
Contenido.
Transcripción de la presentación:

Arquitecturas Avanzadas Curso 07/08 Coherence Decoupling: Making Use of Incoherence Jaehyuk Huh y otros ASPLOS’04

CoherenceDecoupling Resumen 2 Entorno: Multiprocesadores y coherencia de caches Idea: Read.Miss => Especular => Usar el dato inválido ¿Cómo?: 1. Speculative Cache Lookup “Especula” 2. Protocolo seguro => “Valida y corrige” ¿Predictor de saltos? Beneficios: Rebaja mucho la falsa compartición Reduce mucho latencia en la compartición real Resultados: Especula OK el 40..90% Mejora global del 3..16%

CoherenceDecoupling Contenido 3 INTRODUCCIÓN TRABAJOS PREVIOS COHERENCIA DESACOPLADA Introducción: Cambios arquitectura Parte relativa a Read Parte relativa a Update RESULTADOS CONCLUSIONES

CoherenceDecoupling Introducción (I) 4 ReadMiss t ValorOK Elevada Latencia ReadMiss t ValorOK Protocolo seguro (MESI) Deshacer especulación Valor Especulado Valor Verificado ? SCL Tasa éxitos Ahorro éxito Gasto fracaso

CoherenceDecoupling Introducción (II) 5 SCL: ¿Cómo especular? Primer valor encontrado en cache local (incluso Inválido) A B C D I 3FE E Tag Línea A B H D M 3FE E Tag Línea ¿OK? Mejora falsa compartición Lo anterior + variantes de protocolos Actualización: Escribir (actualizar) sólo en líneas inválidas No necesaria fiabilidad y coherencia (validación) ¡ Incrementar tasa OK !

CoherenceDecoupling Cambios arquitecturales 6 Similar a especulación de saltos y sobre todo (priorizar loads) Marcar load como especulativos Etiquetar instrucciones que dependen de un load especulativo Guardar en un buffer los datos especulados Mecanismo de recuperación load.s.20 +.s.20 *.s.20 reorderBuffer A especulado B valorOK

CoherenceDecoupling SCL: Componentes Read y Update 7 CD Básico. Toma el 1º que encuentra CD-F Filtrar con estimador de fiabilidad Falla mucho => No especular Update CD-IA El dato se propaga en el mensaje de invalidar CD-C Lo mismo, pero comprimido (0, 1, -1) CD-N Broadcast valor tras N writes mismo nodo CD-W Ideal. Propaga dato si existen shared invalidos

CoherenceDecoupling Resultados 8 FIN