Arquitectura 2014 Explicación 1.

Slides:



Advertisements
Presentaciones similares
Organización de la unidad central de procesamiento (CPU)
Advertisements

Instrucciones de operación sobre datos
REGISTROS INTERNOS DEL PROCESADOR.
CLASE 7 CONJUNTO DE INSTRUCCIONES. TRANSFERENCIA
TEMA 2 Arquitectura de un Ordenador
INSTTUTO TECNOLOGICO DE APIZACO
No. Lista 31 Teresita Ramírez Uribe HORA: 8:00-9:00AM.
N.L 32 ROMERO HERNÁNDEZ GABRIELA VERÓNICA. HORA: 8:00-9:00AM ESQUELETO DE UN PROGRAMA EN ENSAMBLADOR.
Programación en ensamblador
SEMANA 9_2.
ARQUITECTURA INTEL Modos de direccionamiento
INTRODUCCION AL ASSEMBLER 86
SEMANA 05_2.

Evidencia no. 5 modos de direccionamiento Paréntesis para poder resolverla ADD OP-DESTINO, OP.FUENTE OP1 OP2 SUMA= ADD ¿Cómo funciona? Op_Destino=Op_Destino+Op.Fuente.
ISA (Instruction Set Architecture)
MODOS DE DIRECCIONAMIENTO No. Lista 21 7am Rivas chacón Ana cristina
MODOS DE DIRECCIONAMIENTO
Introducción al lenguaje ensamblador
Tema 2: INTRUCCIONES Profesor: Carlos Concha S LENGUAJES DE BAJO NIVEL.
2.2 Registro de Banderas Conjunto de bits que nos dan información sobre el estado del procesador y sobre el resultado de la última operación efectuada.
Unidad 2: Organización del CPU
MODOS DE DIRECCIONAMIENTO
Instrucciones de Pentium

Cuando un proceso de aplicación desea establecer una conexión con un proceso de aplicación remoto, debe especificar a cuál debe conectarse, ya sea con.
Microprocesador (80X86) Universidad Nacional de Ingeniería
Introducción al lenguaje ensamblador
Estructura de Computadores Comandos DEBUG Programación en Assembler Profesora : Tatiana Marín R.
Tema 1: DATOS Y REGISTROS
Unidad I: Registros e Interrupciones Facilitador: Ing. Eduardo Brando.

Organización del Computador
MODOS DE DIRECCIONAMIENTO
A este registro se le conoce también como registro de estado. Consta de 16 bits y únicamente 9 de ellos contiene información, indican el estado de la.
introducción al Lenguaje Ensamblador
MODOS Y METODOS DE DIRECCIONAMIENTO
Microprocesador (8086) Universidad Nacional de Ingeniería
1 Unidad I Panorama general de lenguajes de programación en aplicaciones mecatrónicas M.C. Juan Carlos Olivares Rojas.
RENDIMIENTO DEL COMPUTADOR
TEMA : ARQUITECTURA DE COMPUTADORAS

introducción al Lenguaje Ensamblador
Maquinas Digitales UNIDADES DE CONTROL.
Aprende el arte de la ingeniería inversa
2. ELEMENTOS DEL LENGUAJE 2.1 INTRODUCCIÓNES LINEALES
Arquitectura de Computadores
Etapas de solución de un problema. Módulo o secciones de un algoritmo.
El microprocesador y su arquitectura
Lenguaje ensamblador Conceptos introductorios. Formatos de Instrucción. Modos de Direccionamiento. Conjunto de instrucciones básico. Introducción al Lenguaje.
Arquitectura de PCs El ambiente de desarrollo. Introducción Ambiente de desarrollo del curso: - CPU Intel Teclado - Monitor color - Disco duro.
Arquitectura de PCs Lenguaje ASM Intel Lenguaje de máquina y ASM Toda CPU interpreta su código de máquina propio Instrucciones en código de máquina.
Arquitectura de PCs Arquitectura básica del PC. Introducción El PC es el resultado de una especificación técnica de IBM El hardware se organiza de forma.
Arquitectura de Computadores Clase 13 Subrutinas y Manejo de Stack IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela.
Arquitectura de PCs Secuencia de compilación de un programa.
Organización de computadoras
Arquitectura 2013 Explicación 3 - continuación.
Clase 7 Assembly - Simulador MSX88.
Explicación 3 Periféricos.
Manejador de interrupción (subrutina)
PILAS. Operaciones de las Pilas Operaciones que se pueden realizar con una pila son: -PUSH (pila, elemento) -POP (pila) -VACIA (pila)
Arquitectura 2013 Explicación 5 Parte II.
Clase 6 Assembly - Simulador MSX88 Subrutinas.
Explicación 2 Interrupciones.
Estas dos líneas de código permiten al Asm iniciar en Code Segment
Lenguaje Ensamblador. Repertorio de instrucciones Microprocesador Z80.
UNIVERSIDAD NACIONAL SAN ANTONIO ABAD DE CUSCO ESCUELA PROFESIONAL INGENIERIA INFORMATICA Y DE SISTEMAS ESTUDIANTE : JAVIER WILLIAN HUAMAN HUAYLLANI TEMA.
Universidad Autónoma de Sinaloa Facultad de Informática Culiacán Ingeniería en Telecomunicaciones, Sistemas y Electrónica. Materia: Microprocesadores Horas.
El procesador Datapath y control.
ARQUITECTURA DE UN MICROPROCESADOR. ESTRUCTURA BÁSICA DE UN SISTEMA MICROPROGRAMABLE A. Hardware CPU (chip microprocesador): es un circuito integrado.
Transcripción de la presentación:

Arquitectura 2014 Explicación 1

Repaso MSX88 · CPU SX88: Versión simplificada de la CPU 8088 de Intel. · Memoria: En total existen 64 Kbytes. · Perifericos

Repaso MSX88 - Direccionamiento registro. Instrucciones Las instrucciones del SX88 están codificadas con cero, uno o dos operandos. Los operandos pueden ser: registro, memoria, dato inmediato. Las operaciones nunca puede realizarse entre memoria y memoria. Modos de direccionamiento: - Direccionamiento inmediato. - Direccionamiento registro. - Direccionamiento directo. - Direccionamiento indirecto a través del registro BX.

Práctica 1 - Subrutinas y pasaje de parámetros Pila Operaciones sobre la pila PUSH ; operación de Apilar POP ; operación de Desapilar Pila CX Dato 2 PUSH CX PUSH BX BX Dato 3 POP AX AX ???? Dato 3 Dato 3 SP Dato 2 SP SP Dato 1

Ejemplo en Assembly Ejemplo: Recordar! Siempre se apilan registros enteros (16 bits) Ejemplo: ORG 3000H Datos DB 55h, 33h, 44h, 22h ORG 2000H MOV BX, 3000H MOV AX, [BX] PUSH AX MOV BX, 3002H MOV CX, [BX] PUSH CX POP AX POP CX HLT END 3000h 3001h 3002h 3003h 55h 33h 44h 22h Pila AX 33h 55h 22h 44h SP 44h 22h BX 3000h 3002h CX 22h 44h 33h 55h SP 55h 33h SP Parte alta Parte baja

Práctica 1 Ej 1) Multiplicación de números sin signo. Escribir un programa que calcule el producto entre dos números sin signo almacenados en la memoria del microprocesador, y guarde el resultado en el registro DX

Práctica 1 1.1) Sin hacer llamados a subrutinas, haciendo todo desde el programa principal; ; Memoria de Datos ORG 1000H NUM1 DB 05H NUM2 DB 03H ; Memoria de Instrucciones ORG 2000H MOV DX, 0 ; Iniciar res en 0 ; si num1 es 0, no hacer nada más MOV AL, NUM1 CMP AL, 0 JZ FIN MOV CL, NUM2 ; si num2 es 0, no hacer nada más CMP CL, 0 MOV AH, 0 ; Para que podamos usar AX 1000H 1001H 1002H 1003H 5H 3H AX 5H ; sumarle NUM1 a DX, tantas veces como NUM2 LAZO: ADD DX, AX DEC CL JNZ LAZO ; si cl es 0, terminamos BX CX 2H 3H 1H 0H DX AH FH 5H FIN: HLT END

Práctica 1 1.2) Llamando a una subrutina MUL para efectuar la operación, pasando los parámetros por valor desde el programa principal a través de registros, y retornando el resultado por valor a través de otro registro; ; Memoria de Datos ORG 1000H NUM1 DB 05H NUM2 DB 03H 7FFDH 7FFEH 7FFFH 8000H IP L SP IP H SP ; Memoria de Instrucciones ORG 3000H ; Subrutina MUL MUL: MOV DX, 0 CMP AL, 0 JZ FIN CMP CL, 0 MOV AH, 0 LAZO: ADD DX, AX DEC CL JNZ LAZO FIN: RET ORG 2000H ; Programa principal MOV AL, NUM1 MOV CL, NUM2 CALL MUL HLT END 1000H 1001H 1002H 1003H 5H 3H AX 5H BX CX 2H 1H 3H 0H DX FH AH 5H

Práctica 1 1.3) Llamando a una subrutina MUL, pasando los parámetros por referencia desde el programa principal a través de registros, y retornando el resultado por valor mediante otro registro . ; Memoria de datos ORG 1000H NUM1 DW 5H ; NUM1 y NUM2 >0 NUM2 DW 3H ; Memoria de Instrucciones ORG 3000H ; Subrutina MUL MUL: MOV DX, 0 LAZO: MOV BX, AX ADD DX, [BX] PUSH DX MOV BX, CX MOV DX, [BX] DEC DX MOV [BX], DX POP DX JNZ LAZO RET 7FF9H 7FFAH 7FFBH 7FFCH 1000H 1001H 1002H 1003H 5H 3H 2H 1H 0H AX 10 00 7FFDH 7FFEH 7FFFH 8000H 0FH 5H 0AH SP BX 10 02 00 IP L SP CX 10 02 IP H ORG 2000H ; Programa principal MOV AX, OFFSET NUM1 MOV CX, OFFSET NUM2 CALL MUL HLT END DX 1H 0H FH 0FH 2H AH AH 5H 1H 2H 5H 3H SP

Práctica 1 2) Escribir un programa que calcule el producto entre dos números sin signo almacenados en la memoria del microprocesador llamando a una subrutina MUL, pero en este caso pasando los parámetros por valor y obteniendo el resultado por referencia a través de la pila. ; Memoria de datos ORG 1000H NUM1 DW 5H NUM2 DW 3H RES DW ? ; Programa principal ORG 2000H MOV AX, NUM1 PUSH AX MOV AX, NUM2 MOV AX, OFFSET RES CALL MUL POP AX HLT END ORG 3000H ; Subrutina MUL MUL: MOV BX, SP MOV DX, 0 ADD BX, 4 MOV CX, [BX] ADD BX, 2 MOV AX, [BX] SUMA: ADD DX, AX DEC CX JNZ SUMA SUB BX, 4 MOV BX, AX MOV [BX], DX RET NUM1 NUM2 RES 1000H 05H 1001H 00H 1002H 03H 1003H 1004H 1005H 0FH 7FF8H 7FF9H 7FFAH 7FFBh 7FFCH 7FFDH 7FFEH 7FFFH 8000H SP IP retorno L 00 IP retorno H SP 04H AX 10 00 00H 00 10H 04H 05H 03H 05H 03H 05H 04H 10H SP 03H BX 10 7F 04H FAH FCH F8H FEH 00H CX 00 03H 01H 02H 00H 05H SP DX FH AH 05H 00H SP