Name Event Date Name Event Date 1 Procesadores de streams 1 Diseño de microprocesadores para multimedia Procesadores de streams Pedro Hernández Fernández.

Presentación del tema: "Name Event Date Name Event Date 1 Procesadores de streams 1 Diseño de microprocesadores para multimedia Procesadores de streams Pedro Hernández Fernández."— Transcripción de la presentación:

1 Name Event Date Name Event Date 1 Procesadores de streams 1 Diseño de microprocesadores para multimedia Procesadores de streams Pedro Hernández Fernández Antonio Núñez Ordóñez

2 Name Event Date Name Event Date 2 Procesadores de streams 2 Contenido - Características generales - Arquitectura IMAGINE - Arquitectura MERRIMAC Procesadores de streams

3 Name Event Date Name Event Date 3 Procesadores de streams 3 Procesadores programables optimizados para ejecutar aplicaciones multimedia Procesador de streams Aplicaciones multimedia - Comprensión de video - Gráfico en tres dimensiones - Procesamiento de imágenes - Procesamiento de señales - Videoconferencia - Reconocimiento de voz Procesadores de streams

4 Name Event Date Name Event Date 4 Procesadores de streams 4  Características aplicaciones multimedia Procesador de streams Aplicaciones multimedia - Alto nivel de paralelismo - Poca reutilización de los datos - Alta carga computacional - Alta relación operaciones/accesos a memoria - Localidad Productor-Consumidor Procesadores de streams

5 Name Event Date Name Event Date 5 Procesadores de streams 5 Opciones actuales  EFICIENCIA Procesadores de aplicaciones específicas (ASIC)  50 a 500 GOPS/W  Flexibilidad mínima o nula  PROGRAMABILIDAD Microprocesadores o DSPs  Eficiencia pequeña 10GOPS/W  Programables usando lenguajes de alto nivel

6 Name Event Date Name Event Date 6 Procesadores de streams 6 Opciones actuales DSPs Microprocesadores Procesadores aplicaciones específicas Eficientes Flexibilidad mínima Poco eficientes Programables Procesadores de streams Eficientes Programables

7 Name Event Date Name Event Date 7 Procesadores de streams 7 Fichero de registros central  Área proporcional al cubo del número de unidades funcionales  Potencia proporcional al cubo del número de unidades funcionales  Retardo proporcional 3/2 del número de unidades funcionales

8 Name Event Date Name Event Date 8 Procesadores de streams 8  Sustituir el fichero único por múltiples ficheros de registros  Las unidades funcionales se agrupan  Se asigna a cada grupo su propio fichero de registros 1ª Solución: Fichero de registros múltiples

9 Name Event Date Name Event Date 9 Procesadores de streams 9 2ª Solución: Fichero de registros múltiples con buses compartidos  Las unidades funcionales se conectan usando buses compartidos  Las unidades funcionales pueden leer/escribir directamente en los ficheros de registros

10 Name Event Date Name Event Date 10 Procesadores de streams 10 Modelo de programación con streams Definiciones  El dato mínimo con el que se trabaja se denomina STREAM  STREAM: Conjunto de datos relacionados de longitud variable  KERNEL: Pequeño programa que realiza la misma operación sobre todos los elementos de un stream de entrada, produce un stream de salida para el siguiente kernel de la aplicación

11 Name Event Date Name Event Date 11 Procesadores de streams 11 Programmable Kernel Stream 4 data Stream 3 data Stream 2 data Stream 1 data Modelo de programación con streams  Los programas se estructuran como una secuencia de streams de datos que pasan a través de unos kernels de cálculo  Las operaciones se realizan sobre el stream completo

12 Name Event Date Name Event Date 12 Procesadores de streams 12 Programmable Kernel Stream 4 data Stream 3 data Stream 2 data Stream 1 transformed data Modelo de programación con streams  Los kernels no pueden hacer referencias a memoria  Los kernels operan con datos locales, (los streams de salida de un kernel son función de los streams de entrada

13 Name Event Date Name Event Date 13 Procesadores de streams 13 Programmable Kernel Stream 4 data Stream 3 data Stream 2 data Stream 1 transformed data Modelo de programación con streams

14 Name Event Date Name Event Date 14 Procesadores de streams 14 Programmable Kernel Stream 4 data Stream 3 data Stream 2 data Stream 1 transformed data Modelo de programación con streams

15 Name Event Date Name Event Date 15 Procesadores de streams 15 Programmable Kernel Stream 4 data Stream 3 data Stream 2 data Stream 1 transformed data Modelo de programación con streams

16 Name Event Date Name Event Date 16 Procesadores de streams 16 Los programas en este modelo se especifican en dos niveles  A nivel de streams - La secuencia de kernels que forman la aplicación - Como están conectados esos kernels - Nombre y tamaño de los streams con los que se opera  A nivel de kernel - Especifica las operaciones a realizar con los datos Modelo de programación con streams

17 Name Event Date Name Event Date 17 Procesadores de streams 17  Las aplicaciones requieren un manejo adecuado del ancho de banda con memoria  La jerarquía de memoria tiene tres niveles: - Un nivel de memoria principal: datos grandes o que se acceden de forma no frecuente - Nivel intermedio : Aprovechar la localidad de los datos dentro del chip - Nivel local: Almacenar datos temporales en las operaciones de cálculo  Las aplicaciones multimedia se adaptan perfectamente a este jerarquía  La ejecución de los kernels es rápida y eficiente (sólo datos locales)  El 90% del movimiento de datos es local Jerarquía de memoria

18 Name Event Date Name Event Date 18 Procesadores de streams 18 Imagine Scott Rixner Universidad de Stanford

19 Name Event Date Name Event Date 19 Procesadores de streams 19  Procesador multimedia programable diseñado para implementar el modelo de programación con streams  Diseñado para ser una prueba del concepto de procesador de streams programable, mostrando la viabilidad de las estructuras  Está pensado para actuar como un coprocesador que opera sobre streams de datos multimedia.  Diseño organizado alrededor de tres niveles de memoria - Memoria del sistema (memoria principal) - Un Fichero de registros global (nivel intermedio) - Un conjunto de ficheros de registros local (nivel local) IMAGINE

20 Name Event Date Name Event Date 20 Procesadores de streams 20 IMAGINE: Jerarquía de memoria - Memoria del sistema (2GB/S)

21 Name Event Date Name Event Date 21 Procesadores de streams 21 IMAGINE: Jerarquía de memoria - Memoria del sistema (2GB/S) - Fichero de registros global (32GB/s) (arquitectura load/store)

22 Name Event Date Name Event Date 22 Procesadores de streams 22 IMAGINE: Jerarquía de memoria - Memoria del sistema (2GB/S) - Fichero de registros global (32GB/s) (arquitectura load/store) - Conjunto de ficheros de registros local (544GB/s)

23 Name Event Date Name Event Date 23 Procesadores de streams 23 IMAGINE

24 Name Event Date Name Event Date 24 Procesadores de streams 24 IMAGINE Comunicación con el host y emisión de instrucciones

25 Name Event Date Name Event Date 25 Procesadores de streams 25 IMAGINE Almacena los kernels de la aplicación

26 Name Event Date Name Event Date 26 Procesadores de streams 26 IMAGINE Ejecutan los kernels

27 Name Event Date Name Event Date 27 Procesadores de streams 27 IMAGINE Conección con otros integrados IMAGINE

28 Name Event Date Name Event Date 28 Procesadores de streams 28 IMAGINE Transfiere datos entre bloques del chip

29 Name Event Date Name Event Date 29 Procesadores de streams 29 IMAGINE Almacenamiento local

30 Name Event Date Name Event Date 30 Procesadores de streams 30 IMAGINE: Stream Register File

31 Name Event Date Name Event Date 31 Procesadores de streams 31 IMAGINE: Stream Register File  Contiene SRAM de 128KB organizada en 1.024 bloques de 32 palabras de 32 bits  Puede almacenar streams de datos de longitud variable  La carga/almacen. de streams ocurre entre la memoria y el SRF  El envío y recepción de datos a través de la red ocurre entre el interfase de red y el SRF  Proporciona el streams de entrada a los kernels y almacena el stream de salida

32 Name Event Date Name Event Date 32 Procesadores de streams 32 IMAGINE: Stream Register File

33 Name Event Date Name Event Date 33 Procesadores de streams 33 IMAGINE: Stream Register File IMAGINE tiene 22 stream buffers: ocho cluster stream buffers ocho cluster stream buffers (ocho palabras por ciclo) ocho network stream buffers ocho network stream buffers (dos palabras por ciclo) cuatro memory system stream buffers (una palabra por ciclo) cuatro memory system stream buffers (una palabra por ciclo) un microcontroller stream buffer un microcontroller stream buffer (una palabra por ciclo), un host processorstream buffer un host processor stream buffer (una palabra por ciclo)

34 Name Event Date Name Event Date 34 Procesadores de streams 34 IMAGINE: Clusters aritméticos

35 Name Event Date Name Event Date 35 Procesadores de streams 35 IMAGINE: Clusters aritméticos - Operaciones en coma flotante de 32 bits en precisión simple - Operaciones enteras de 32 bits. - Están totalmente segmentadas, permitiendo una nueva operación en cada ciclo.

36 Name Event Date Name Event Date 36 Procesadores de streams 36 Red de comunicación intracluster IMAGINE: Red de comunicación intracluster Permite el intercambio de datos entre las unidades aritméticas dentro del mismo cluster

37 Name Event Date Name Event Date 37 Procesadores de streams 37 Red de comunicación intercluster IMAGINE: Red de comunicación intercluster

38 Name Event Date Name Event Date 38 Procesadores de streams 38 Red de comunicación intercluster IMAGINE: Red de comunicación intercluster  La unidad de comunicación facilita el intercambio de datos entre clusters  La unidad de comunicación puede enviar una palabra cada ciclo de reloj  El microcontrolador tiene un bus propio para enviar datos a los clusters

39 Name Event Date Name Event Date 39 Procesadores de streams 39 IMAGINE: Microcontrolador

40 Name Event Date Name Event Date 40 Procesadores de streams 40 IMAGINE: Microcontrolador  Envía instrucciones a los clusters aritméticos  Cada ciclo envía una instrucción VLIW de 568 bits a los ocho clusters  Los kernels están almacenados en una memoria de 2K instrucciones por 568 bits   Los kernels se cargan solamente una vez de memoria al comienzo de la aplicación

41 Name Event Date Name Event Date 41 Procesadores de streams 41 IMAGINE: Streaming Memory System

42 Name Event Date Name Event Date 42 Procesadores de streams 42  Todas las referencias a memoria hacen uso de las instrucciones LOAD y STORE que transfieren una stream completo de memoria al SRF - simplifica la programación - minimiza las paradas de las unidades aritméticas  El sistema de memoria consiste en: - dos generadores de direcciones - cuatro bancos de memoria entrelazados - dos buffers de reordenación IMAGINE: Streaming Memory System

43 Name Event Date Name Event Date 43 Procesadores de streams 43 IMAGINE: Streaming Memory System Genera direcciones de memoria

44 Name Event Date Name Event Date 44 Procesadores de streams 44 IMAGINE: Streaming Memory System Almacena las referencias a memoria

45 Name Event Date Name Event Date 45 Procesadores de streams 45 IMAGINE: Streaming Memory System Transfiere los datos al SRF en orden

46 Name Event Date Name Event Date 46 Procesadores de streams 46 IMAGINE: Interface de red

47 Name Event Date Name Event Date 47 Procesadores de streams 47 IMAGINE: Interfase de red  Transfiere streams de un procesador a otro, a través de la red  Se utiliza en las instrucciones de enviar o recibir (SEND/RECEIVE)  Dispone de cuatro canales de entrada y cuatro canales de salida  Cada canal puede transferir 2 bytes cada ciclo de reloj

48 Name Event Date Name Event Date 48 Procesadores de streams 48 IMAGINE: Procesador

49 Name Event Date Name Event Date 49 Procesadores de streams 49 IMAGINE: Procesador  Un procesador externo ejecuta el programa y transfiere las instrucciones que operan con streams al IMAGINE a través del controlador interno de streams.

50 Name Event Date Name Event Date 50 Procesadores de streams 50 IMAGINE: Controlador de streams

51 Name Event Date Name Event Date 51 Procesadores de streams 51 IMAGINE: Controlador de streams  Recibe instrucciones del procesador  Las almacena en una cola de instrucciones pendientes  Determina qué instrucciones están preparadas para emitir  Existen unas señales de estado desde las unidades funcionales que determinan cuando se completa una operación  Se emiten a las unidades que estén libres, sin violar las dependencias  Este emisión pueden hacerse fuera de orden

52 Name Event Date Name Event Date 52 Procesadores de streams 52 Los programas en este modelo se especifican en dos niveles  A nivel de streams - La secuencia de kernels que forman la aplicación - Como están conectados esos kernels - Nombre y tamaño de los streams con los que se opera  A nivel de kernel - Especifica las operaciones a realizar con los datos Modelo de programación con streams

53 Name Event Date Name Event Date 53 Procesadores de streams 53 Los programas en este modelo se especifican en dos niveles  A nivel de streams (STREAMC) - La secuencia de kernels que forman la aplicación - Como están conectados esos kernels - Nombre y tamaño de los streams con los que se opera  A nivel de kernel - Especifica las operaciones a realizar con los datos Modelo de programación con streams

54 Name Event Date Name Event Date 54 Procesadores de streams 54 Los programas en este modelo se especifican en dos niveles  A nivel de streams (STREAMC) - La secuencia de kernels que forman la aplicación - Como están conectados esos kernels - Nombre y tamaño de los streams con los que se opera  A nivel de kernel (KERNELC) - Especifica las operaciones a realizar con los datos Modelo de programación con streams

55 Name Event Date Name Event Date 55 Procesadores de streams 55 KERNEL example1( istream a, istream b, ostream c, uc uc_amul, uc uc_bmul) { int amul = ucRead(uc_amul); int bmul = ucRead(uc_bmul); loop_stream(a) { int ai, bi, ci; a >> ai; b >> bi; ci = select(ai > 0, ai * amul, bi * bmul); c << ci; } Código ejecutado por un kernel (kernelC) void main() { stream a(256); stream b(256); stream c(512); stream cEven = c(0, 512, FIXED, STRIDE, 2) uc uc_amul = 2; uc uc_bmul = 3;... example1(a, b, cEven, uc_amul, uc_bmul);... } Código ejecutado en el procesador (StreamC)

56 Name Event Date Name Event Date 56 Procesadores de streams 56   IMAGINE está implementado con un proceso CMOS de 0,15 micras de Texas Instruments, operando a 500MHz   El chip mide menos de 16x16mm, incluyendo los pads   Necesita 456 pines y 21 millones de transistores IMAGINE: Implementación

57 Name Event Date Name Event Date 57 Procesadores de streams 57 Merrimac Bill Dally Universidad de Stanford

58 Name Event Date Name Event Date 58 Procesadores de streams 58 MERRIMAC: Jerarquía de memoria

59 Name Event Date Name Event Date 59 Procesadores de streams 59 MERRIMAC: Jerarquía de memoria

60 Name Event Date Name Event Date 60 Procesadores de streams 60 MERRIMAC

61 Name Event Date Name Event Date 61 Procesadores de streams 61 MERRIMAC: Clusters aritméticos

62 Name Event Date Name Event Date 62 Procesadores de streams 62 MERRIMAC

63 Name Event Date Name Event Date 63 Procesadores de streams 63 Diseño de microprocesadores para multimedia Procesadores de streams Pedro Hernández Fernández Antonio Núñez 8 agosto 2004