Memoria Otros temas sobre cachés. Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias.

Presentación del tema: "Memoria Otros temas sobre cachés. Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias."— Transcripción de la presentación:

1 Memoria Otros temas sobre cachés

2 Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias de reemplazo de bloque. 3. Cachés multinivel.

3 Universidad de SonoraArquitectura de Computadoras3 Localizando un bloque En un caché de mapeo directo (1-way), un bloque solo puede ir en un lugar. En un caché asociativo (n-way, n > 1), es necesario localizar el bloque. La dirección se divide en: El índice selecciona el conjunto. Dentro del conjunto se comparan las etiquetas de todos los bloques. Para mayor velocidad, las etiquetas se comparan en paralelo.

4 Universidad de SonoraArquitectura de Computadoras4 Localizando un bloque Dado un tamaño fijo, existe una relación entre el tamaño del índice y los parámetros del caché. Para un caché de 256 bloques: AsociatividadConjuntosBloquesÍndice 1-way25618 2-way12827 4-way6446 8-way3285 128-way21281 256-way12560

5 Universidad de SonoraArquitectura de Computadoras5 Localizando un bloque Un caché de mapeo directo requiere un solo comparador.

6 Universidad de SonoraArquitectura de Computadoras6 Localizando un bloque Un caché 4-way set associative requiere 4 comparadores.

7 Universidad de SonoraArquitectura de Computadoras7 Que organización usar La selección entre mapeo directo, set associative y fully associative depende del costo de falla comparando con el costo de implementar asociatividad en tiempo y hardware.

8 Universidad de SonoraArquitectura de Computadoras8 Bloque a reemplazar En mapeo directo no hay elección. En set associative se escoge un bloque dentro del conjunto seleccionado. En fully associative cualquier bloque del caché es candidato a ser reemplazado. La estrategia mas usada es LRU (least recently used – menos usado recientemente).

9 Universidad de SonoraArquitectura de Computadoras9 Bloque a reemplazar LRU se vuelve costoso para conjuntos con muchos bloques. Otra opción es aproximar LRU o usar una estrategia FIFO (first-in first-out – el primero que entra es el primero en salir). Una tercera opción es usar reemplazo aleatorio.

10 Universidad de SonoraArquitectura de Computadoras10 Cachés multinivel Tener uno o mas niveles de cachés. Los sistemas de dos niveles son comunes. El caché de segundo nivel (L2) se accesa cuando hay una falla en el caché primario (L1). Si el caché L2 contiene el dato, el castigo por falla de L1 es el tiempo de acceso de L2 que es mucho menor que el tiempo de acceso a la memoria Si el dato no está en L1 ni en L2, se accesa la memoria y el castigo por falla es mayor.

11 Universidad de SonoraArquitectura de Computadoras11 Ejemplo Se tiene una CPU con: CPI = 1.0 con caché fuera perfecto. Velocidad de reloj = 5 GHz. Tiempo de acceso de memoria = 100 ns. Tasa de fallas del caché primario = 2%. ¿Qué tan rápido es el sistema si se agrega otro nivel de caché con tiempo de acceso de 5 ns y capaz de reducir la tasa de fallas a la memoria a 0.5%?

12 Universidad de SonoraArquitectura de Computadoras12 Ejemplo El castigo por falla es: Para la memoria principal el castigo es: 100 ns / 0.2 ns = 500 ciclos. El CPI efectivo con un nivel de caché es: Para la CPU con un nivel de caché: 1.0 + 0.02 x 500 = 11.0

13 Universidad de SonoraArquitectura de Computadoras13 Ejemplo Con dos niveles de caché, una falla en el caché L1 se puede resolver por L2 o por la memoria. Si se resuelve en L2, el tiempo de acceso a L2 es el castigo por falla. En otro caso, el castigo por falla es la suma de los tiempos de acceso a L2 y a la memoria. El castigo por falla por un acceso a L2 es: 5 ns / 0.2 ns = 25 ciclos

14 Universidad de SonoraArquitectura de Computadoras14 Ejemplo El CPI efectivo para un caché de dos niveles: Para la CPU con dos niveles de caché: 1.0 + 0.02 x 25 + 0.005 x 500 = 1 + 0.5 + 2.5 = 4 Por lo tanto, la CPU con dos niveles de caché es más rápido que la CPU con un nivel en: 11 / 4 = 2.75

15 Universidad de SonoraArquitectura de Computadoras15 Cachés multinivel Se introducen dos nuevos conceptos: Tasa de fallas global (global miss rate) es la fracción de referencias que fallan en todos los niveles. Tasa de fallas local (local miss rate) es la fracción de referencias que fallan en un nivel. El caché primario es mas pequeño y con menor tiempo de acceso que los secundarios.

16 Universidad de SonoraArquitectura de Computadoras16 Cachés multinivel Valores típicos en 2004.

17 Universidad de SonoraArquitectura de Computadoras17 Conclusión 4 preguntas en la jerarquía de memoria: 1. ¿Dónde se puede poner un bloque? 2. ¿Cómo se encuentra un bloque? 3. ¿Qué bloque debe ser reemplazado en una falla? 4. ¿Qué pasa en una escritura?

18 Universidad de SonoraArquitectura de Computadoras18 Conclusión ¿Dónde se puede poner un bloque? En mapeo directo en el lugar que le toque según su dirección. En set associative en cualquier lugar dentro del conjunto que le toque. En fully associative en cualquier lugar del caché.

19 Universidad de SonoraArquitectura de Computadoras19 Conclusión ¿Cómo se encuentra un bloque? En mapeo directo, buscando en el lugar que le toque y comparando la etiqueta. En set associative, buscando en el conjunto que le toque comparando etiquetas. En fully associative, buscando en el caché comparando etiquetas.

20 Universidad de SonoraArquitectura de Computadoras20 Conclusión ¿Qué bloque debe ser reemplazado en una falla? LRU (least recently used - menos usado recientemente). Aproximación LRU o FIFO (first-in first-out – el primero que entra es el primero en salir). Aleatorio.

21 Universidad de SonoraArquitectura de Computadoras21 Conclusión ¿Qué pasa en una escritura? Write-through se escribe en el caché y en la memoria para evitar inconsistencias. Write-back se escribe en el caché y solamente cuando es necesario en la memoria.