Descargar la presentación
La descarga está en progreso. Por favor, espere
Publicada porJulio Cubas Modificado hace 8 años
1
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I Hay una fuerza motriz más poderosa que el vapor, la electricidad y la energía atómica: la voluntad. Albert Einstein
2
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I Metodología del Diseño Combinacional 1.- Especificar el Sistema 2.- Determinar entradas y salidas 3.- Construir la Tabla de Verdad 4.- Minimizar 5.- Diagrama Esquemático 6.- Implementar
3
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Ejemplo 4 Diseñe un Sumador Binario de cuatro números de un bit cada numero ?
4
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Ejemplo 4 1, 2.- Especificar el problema, definir entradas y salidas Los cuatro números binarios los llamaremos A, B, C y D respectivamente y representan la entrada del sistema combinacional.
5
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Ejemplo 4 1, 2.- Especificar el problema, definir entradas y salidas ? Cuantas son las salidas mínimas requeridas
6
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Ejemplo 4 1, 2.- Especificar el problema, definir entradas y salidas El resultado mas grande se obtiene cuando todas las entradas A, B, C, y D tienen el valor de uno y tendríamos 1+1+1+1 A B +C D
7
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Ejemplo 4 1, 2.- Especificar el problema, definir entradas y salidas en donde el resultado es 4 y expresado en binario 100 se requieren 3 bits, los llamaremos S2, S1 y S0 1 (2) +1 (2) 1 (2) 100 (2)
8
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Ejemplo 4 1, 2.- Especificar el problema, definir entradas y salidas en donde el resultado es 4 y expresado en código binario 100 se requieren 3 bits, los llamaremos S2, S1 y S0 A B +C D S 2 S 1 S 0
9
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Ejemplo 4 Segunda opción salidas por línea También el resultado se puede expresar por medio de líneas A B +C D R 4 R 3 R 2 R 1
10
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Ejemplo 4 1, 2.- Especificar el problema, definir entradas y salidas en donde el resultado es 4 y expresado en código binario 100 se requieren 3 bits, los llamaremos S2, S1 y S0 A B +C D S 2 S 1 S 0
11
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad
12
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 0 +0 0 S 2 S 1 S 0 0 0 0 0 0 0 0 (10)
13
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 0 +0 1 0 0 0 1 (10) = 0 0 1 (2) 0 0 1 1 (10)
14
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 0 +1 0 0 0 0 0 0 1 0 0 1 1 (10) = 0 0 1 (2) 1 (10)
15
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 0 +1 1 0 0 0 0 0 1 0 0 1 0 1 0 2 (10) = 0 1 0 (2) 2 (10)
16
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 0 1 +0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 1 (10) = 0 0 1 (2) 1 (10)
17
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 0 1 +0 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 2 (10) = 0 1 0 (2) 2 (10)
18
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 0 1 +1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 2 (10) = 0 1 0 (2) 0 1 0 2 (10)
19
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 0 1 +1 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 3 (10) = 0 1 1 (2) 0 1 0 0 1 1 3 (10)
20
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 1 0 +0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 1 (10) = 0 0 1 (2) 0 1 0 0 1 1 0 0 1 1 (10)
21
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 1 0 +0 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 2 (10) = 0 1 0 (2) 0 1 0 0 1 1 0 0 1 0 1 0 2 (10)
22
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 1 0 +1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 2 (10) = 0 1 0 (2) 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 2 (10)
23
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 1 0 +1 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 3 (10) = 0 1 1 (2) 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 0 1 1 3 (10)
24
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 1 +0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 2 (10) = 0 1 0 (2) 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 2 (10)
25
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 1 +0 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 3 (10) = 0 1 1 (2) 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 3 (10)
26
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 11 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 1 +1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 3 (10) = 0 1 1 (2) 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 1 3 (10)
27
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 3.-Tabla de Verdad 1 +1 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 4 (10) = 1 0 0 (2 ) 0 1 0 0 1 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 1 1 0 0 4 (10)
28
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 0 00 1 0 0 0 10 01 2 0 0 1 00 01 3 0 0 1 1010 4 0 1 0 00 01 5 0 1 010 6 0 1 1 0010 7 0 1 1 1 011 8 1 0 0 00 01 9 1 0 0 1010 10 010 11 1 0 1 1 011 12 1 1 0 0010 13 11 0 1 011 14 1 1 1 0 011 15 1 1 1 00 4. Ecuaciones Mínimas S2 (A,B,C,D) = A B C D S2 (A,B,C,D) = ?
29
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 0 00 1 0 0 0 10 01 2 0 0 1 00 01 3 0 0 1 1010 4 0 1 0 00 01 5 0 1 010 6 0 1 1 0010 7 0 1 1 1 011 8 1 0 0 00 01 9 1 0 0 1010 10 010 11 1 0 1 1 011 12 1 1 0 0010 13 11 0 1 011 14 1 1 1 0 011 15 1 1 1 00 4. Ecuaciones Mínimas S1 (A,B,C,D) = ? Usar LogicAid para obtener todas las posibles soluciones
30
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 0 00 1 0 0 0 10 01 2 0 0 1 00 01 3 0 0 1 1010 4 0 1 0 00 01 5 0 1 010 6 0 1 1 0010 7 0 1 1 1 011 8 1 0 0 00 01 9 1 0 0 1010 10 010 11 1 0 1 1 011 12 1 1 0 0010 13 11 0 1 011 14 1 1 1 0 011 15 1 1 1 00 1S1 = A B D' + A B'C + A C'D + B C D' + B C'D + A'C D 2S1 = A B D' + A B'C + A C'D + B C D' + A'B D + B'C D 3S1 = A B D' + A B'C + A C'D + B C D' + A'B D + A'C D 4S1 = A B D' + A B'C + A C'D + A'B C + A'B D + B'C D 5S1 = A B D' + A B'C + A C'D + A'B C + A'B D + A'C D 6S1 = A B D' + A B'C + A C'D + A'B C + B C'D + B'C D 7S1 = A B D' + A B'C + A C'D + A'B C + B C'D + A'C D 8S1 = A B D' + A C D' + A C'D + B C D' + A'B D + B'C D 9S1 = A B D' + A C D' + A C'D + A'B C + A'B D + B'C D 10S1 = A B D' + A C D' + A C'D + A'B C + B C'D + B'C D 11S1 = A B D' + A B'C + A B'D + B C D' + B C'D + A'C D 12S1 = A B D' + A B'C + A B'D + A'B C + B C'D + B'C D 13S1 = A B D' + A B'C + A B'D + A'B C + B C'D + A'C D 14S1 = A B D' + A C D' + A B'D + B C D' + B C'D + A'C D 15S1 = A B D' + A C D' + A B'D + A'B C + B C'D + B'C D 16S1 = A B D' + A C D' + A B'D + A'B C + B C'D + A'C D
31
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 0 00 1 0 0 0 10 01 2 0 0 1 00 01 3 0 0 1 1010 4 0 1 0 00 01 5 0 1 010 6 0 1 1 0010 7 0 1 1 1 011 8 1 0 0 00 01 9 1 0 0 1010 10 010 11 1 0 1 1 011 12 1 1 0 0010 13 11 0 1 011 14 1 1 1 0 011 15 1 1 1 00 17S1 = A B C' + A C D' + A B'D + B C D' + B C'D + A'C D 18S1 = A B C' + A C D' + A B'D + B C D' + A'B D + B'C D 19S1 = A B C' + A C D' + A B'D + B C D' + A'B D + A'C D 20S1 = A B C' + A C D' + A B'D + A'B C + A'B D + B'C D 21S1 = A B C' + A C D' + A B'D + A'B C + A'B D + A'C D 22S1 = A B C' + A C D' + A B'D + A'B C + B C'D + B'C D 23S1 = A B C' + A C D' + A B'D + A'B C + B C'D + A'C D 24S1 = A B C' + A C D' + A C'D + B C D' + A'B D + B'C D 25S1 = A B C' + A C D' + A C'D + A'B C + A'B D + B'C D 26S1 = A B C' + A C D' + A C'D + A'B C + B C'D + B'C D 27S1 = A B C' + A B'C + A C'D + B C D' + B C'D + A'C D 28S1 = A B C' + A B'C + A C'D + B C D' + A'B D + B'C D 29S1 = A B C' + A B'C + A C'D + B C D' + A'B D + A'C D 30S1 = A B C' + A B'C + A B'D + B C D' + B C'D + A'C D 31S1 = A B C' + A B'C + A B'D + B C D' + A'B D + B'C D 32S1 = A B C' + A B'C + A B'D + B C D' + A'B D + A'C D
32
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 0 00 1 0 0 0 10 01 2 0 0 1 00 01 3 0 0 1 1010 4 0 1 0 00 01 5 0 1 010 6 0 1 1 0010 7 0 1 1 1 011 8 1 0 0 00 01 9 1 0 0 1010 10 010 11 1 0 1 1 011 12 1 1 0 0010 13 11 0 1 011 14 1 1 1 0 011 15 1 1 1 00 4. Ecuaciones Mínimas 1.- Cuantos grupos son los mínimos para la función S1. Utilice LogicAid para obtener cuantas y cuales son posibles soluciones mínimas de S1.
33
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C DS2S1S0 0 0 0 0 00 1 0 0 0 10 01 2 0 0 1 00 01 3 0 0 1 1010 4 0 1 0 00 01 5 0 1 010 6 0 1 1 0010 7 0 1 1 1 011 8 1 0 0 00 01 9 1 0 0 1010 10 010 11 1 0 1 1 011 12 1 1 0 0010 13 1 1 0 1 011 14 1 1 1 0 011 15 1 1 1 00 4. Ecuaciones Mínimas S0 (A,B,C,D) = ?
34
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I 4. Ecuaciones Mínimas S0 (A,B,C,D) = ? Se forman ocho grupos de un uno FS0 (A, B, C, D) = A’B’C’D+A’B’CD’+A’BC’D’+A’BCD+ABC’D+ABCD’+AB’C’D’+AB’CD
35
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I 4. Ecuaciones Mínimas S0 (A,B,C,D) = ? FS0 (A, B, C, D) = A’B’C’D+A’B’CD’+A’BC’D’+A’BCD+ABC’D+ABCD’+AB’C’D’+AB’CD Se puede efectuar una simplificación de la función buscado llegar a un Exor ya que los grupos están en diagonal. A’B’(C’D+CD’)+A’B(C’D’+CD)+AB'(C’D+CD’)+AB(’C’D’+CD) A’B’(C D)+A’B(C D)’+AB’(C D)+AB(C D)’ (C D)( A’B’+AB)+ (C D)’ (A’B+ AB’) (C D) (A B)’ + (C D)’ (A B) = A B C D El resultado es un Exor de cuatro entradas
36
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I 4. Ecuaciones Mínimas S0 (A,B,C,D) = A B C D El resultado es un Exor de cuatro entradas Preguntas 1.- ¿Qué es lo que determina si un número binario es par o impar? 2.- ¿Cuándo es verdadero el resultado de un Exor.
37
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I 4. Ecuaciones Mínimas S0 (A,B,C,D) = A B C D El resultado es un Exor de cuatro entradas Preguntas 1.- ¿Qué es lo que determina si un número binario es par o impar? 11111111111100 (2) = par 2.- ¿Cuándo es verdadero el resultado de un Exor. Cuando un numero impar de variables de entrada son uno 100 (2) = 4 101 (2) = 5
38
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I MODULE sum "Entradas A,B,C,D PIN 1..4; "Salidas S2,S1,S0 PIN 19..17 ISTYPE 'COM'; S=[S2,S1,S0]; TRUTH_TABLE ([A,B,C,D]->[S]) [0,0,0,0]->[0]; [0,0,0,1]->[1]; [0,0,1,0]->[1]; [0,0,1,1]->[2]; [0,1,0,0]->[1]; [0,1,0,1]->[2]; [0,1,1,0]->[2]; [0,1,1,1]->[3]; [1,0,0,0]->[1]; [1,0,0,1]->[2]; [1,0,1,0]->[2]; [1,0,1,1]->[3]; [1,1,0,0]->[2]; [1,1,0,1]->[3]; [1,1,1,0]->[3]; [1,1,1,1]->[4]; End S2 = ( D & C & B & A ); S1= !( D & C & B & A # !D & !C & !B # !D & !C & !A # !D & !B & !A # !C & !B & !A ); S0 = !( D & C & B & A # !D & !C & B & A # !D & C & !B & A # D & !C & !B & A # !D & C & B & !A # D & !C & B & !A # D & C & !B & !A # !D & !C & !B & !A );
39
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Calculamos la Cantidad mínima de salidas Información por código y por línea En un mapa cuando los unos o los grupos están en diagonal existe la posibilidad de representaros por un Exor o Exnor Cuando un numero binario es par o impar
40
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I Diseñe un sistema combinacional capáz de: a)Sumar dos números Binarios de dos bits cada número. b)Multiplicar dos números binarios de dos bits cada número. c)Restar dos números binarios de dos bits cada numero, en este ejemplo incluya una salida para indicar el signo de la diferencia si es positivo o nulo = a cero y si la diferencia es negativa =1. Ejemplo 5
41
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I Diseñe un sistema combinacional capaz de: a)Sumar dos números Binarios de dos bits cada número. Ejemplo 5 A 1 A 0 B 1 B 0 + 1 1 (2) + 3 (10) 6 (10) 1 1 0 (2) S 2 S 1 S 0
42
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I Diseñe un sistema combinacional capaz de: b) Multiplicar dos números binarios de dos bits cada número. Ejemplo 5 A 1 A 0 B 1 B 0 X 1 1 (2) X 3 (10) 9 (10) 1 0 0 1 (2) M 3 M 2 M 1 M 0 X
43
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I Diseñe un sistema combinacional capaz de: c) Restar dos números binarios de dos bits cada numero, en este ejemplo incluya una salida para indicar el signo de la diferencia si es positivo o nulo = a cero y si la diferencia es negativa =1. Ejemplo 5 A 1 A 0 B 1 B 0 - 1 1 (2) - 0 0 (2) 3 (10) 0 (10) 3 (10) 1 1 (2) S R 1 R 0
44
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I
45
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I
46
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I MODULE todos “Entradas A1,A0,B1,B0 pin 1..4; "Salidas de la suma S2..S0 pin 19..17 istype 'com'; A=[A1,A0]; B=[B1,B0]; truth_table ([A,B]->[S2,S1,S0]) [0,0]->[0,0,0]; [0,1]->[0,0,1]; [0,2]->[0,1,0]; [0,3]->[0,1,1]; [1,0]->[0,0,1]; [1,1]->[0,1,0]; [1,2]->[0,1,1]; [1,3]->[1,0,0]; [2,0]->[0,1,0]; [2,1]->[0,1,1]; [2,2]->[1,0,0]; [2,3]->[1,0,1]; [3,0]->[0,1,1]; [3,1]->[1,0,0]; [3,2]->[1,0,1]; [3,3]->[1,1,0]; END
47
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I MODULE todos "entradas A1,A0,B1,B0 pin 1..4; "Salidas de la suma S2..S0 pin 19..17 istype 'com'; A=[A1,A0]; B=[B1,B0]; Z=[S2,S1,S0]; truth_table ([A,B]->Z) [0,0]->0; [0,1]->1; [0,2]->2; [0,3]->3; [1,0]->1; [1,1]->2; [1,2]->3; [1,3]->4; [2,0]->2; [2,1]->3; [2,2]->4; [2,3]->5; [3,0]->3; [3,1]->4; [3,2]->5; [3,3]->6; END
48
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I
49
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I MODULE todos "entradas A1,A0,B1,B0 pin 1..4; "Salidas de la suma M3..M0 pin 19..16 istype 'com'; A=[A1,A0]; B=[B1,B0]; M=[M3..M0]; truth_table ([A,B]->[M]) [0,0]->[0]; [0,1]->[0]; [0,2]->[0]; [0,3]->[0]; [1,0]->[0]; [1,1]->[1]; [1,2]->[2]; [1,3]->[3]; [2,0]->[0]; [2,1]->[2]; [2,2]->[4]; [2,3]->[6]; [3,0]->[0]; [3,1]->[3]; [3,2]->[6]; [3,3]->[9]; End
50
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I
51
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I MODULE todos "entradas A1,A0,B1,B0 pin 1..4; "Salidas de la suma S,R1,R0 pin 19..17 istype 'com'; A=[A1,A0]; B=[B1,B0]; R=[R1,R0]; truth_table ([A,B]->[S,R]) [0,0]->[0,0]; [0,1]->[1,1]; [0,2]->[1,2]; [0,3]->[1,3]; [1,0]->[0,1]; [1,1]->[0,0]; [1,2]->[1,1]; [1,3]->[1,2]; [2,0]->[0,2]; [2,1]->[0,1]; [2,2]->[0,0]; [2,3]->[1,1]; [3,0]->[0,3]; [3,1]->[0,2]; [3,2]->[0,1]; [3,3]->[0,0]; end
52
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I
53
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Diseño Combinacional Nunca desistas de un sueño. Sólo trata de ver las señales que te lleven a él. Paulo Coelho
54
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I La figura muestra la intersección de una Autopista Principal con un camino de acceso secundario. Se colocan detectores de vehículos a lo largo de los carriles C y D (camino principal) y en los carriles A y B (camino de acceso). Las lecturas o salidas de los detectores son BAJAS "0" cuando no pasa ningún vehículo y ALTAS "1" cuando pasa algún vehículo. Sistemas digitales Principios y aplicaciones. Autores: Ronald J. Tocci
55
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I a) El semáforo E-W estará en luz verde siempre que los carriles C y D estén ocupados. b) El semáforo E-W estará en luz verde siempre que C o D estén ocupados y siempre y cuando A y B no estén ocupados. c) El semáforo N-S estará en luz verde siempre que los carriles A y B estén ocupados y siempre y cuando C y D no estén ocupados. d) El semáforo N-S también estará en luz verde siempre que los carriles A o B estén ocupados en tanto C y D estén vacantes. e) El semáforo E-W estará en luz verde cuando no haya vehículos transitando.
56
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Utilizando las salidas de los sensores A B C y D como entradas de un Circuito Lógico para controlar el semáforo, debe de tener dos salidas, N/S y E/W que sean alto "1" cuando corresponda la luz verde, y bajo “0” cuando corresponda a la luz roja. Indique a que combinación de la tabla de verdad corresponde cada uno de los incisos arriba mencionados.
57
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Tabla de Verdad m A B C D E/W N/SInciso 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1
58
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 El semáforo del crucero se controlará de acuerdo con la siguiente lógica: a) El semáforo E-W estará en luz verde siempre que los carriles C y D estén ocupados.
59
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 El semáforo del crucero se controlará de acuerdo con la siguiente lógica: a) El semáforo E-W estará en luz verde siempre que los carriles C y D estén ocupados. 1 0 a
60
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 110 a 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 110a 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 110a 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 10a b) El semáforo E-W estará en luz verde siempre que C o D estén ocupados y siempre y cuando A y B no estén ocupados.
61
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 110b 2 0 0 1 0 3 0 0 1 1 10 a 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 10a 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 10a 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 10a b) El semáforo E-W estará en luz verde siempre que C o D estén ocupados y siempre y cuando A y B no estén ocupados.
62
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 110b 2 0 0 1 010b 3 0 0 1 1 10 a 4 0 1 0 0 5 0 1 6 0 1 1 0 7 0 1 1 1 10a 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 10a 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 10a b) El semáforo E-W estará en luz verde siempre que C o D estén ocupados y siempre y cuando A y B no estén ocupados.
63
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 110b 2 0 0 1 010b 3 0 0 1 1 10 a 4 0 1 0 0 5 0 1 10b 6 0 1 1 0 7 0 1 1 1 10a 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 10a 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 10a b) El semáforo E-W estará en luz verde siempre que C o D estén ocupados y siempre y cuando A y B no estén ocupados.
64
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 110b 2 0 0 1 010b 3 0 0 1 1 10 a 4 0 1 0 0 5 0 1 10b 6 0 1 1 010b 7 0 1 1 1 10a 8 1 0 0 0 9 1 0 0 1 10 11 1 0 1 1 10a 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 10a b) El semáforo E-W estará en luz verde siempre que C o D estén ocupados y siempre y cuando A y B no estén ocupados.
65
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 110b 2 0 0 1 010b 3 0 0 1 1 10 a 4 0 1 0 0 5 0 1 10b 6 0 1 1 010b 7 0 1 1 1 10a 8 1 0 0 0 9 1 0 0 110b 10 11 1 0 1 1 10a 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 10a b) El semáforo E-W estará en luz verde siempre que C o D estén ocupados y siempre y cuando A y B no estén ocupados.
66
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 1 10b 2 0 0 1 0 10b 3 0 0 1 1 10 a 4 0 1 0 0 5 0 1 10b 6 0 1 1 0 10b 7 0 1 1 1 10a 8 1 0 0 0 9 1 0 0 1 10b 10 10b 11 1 0 1 1 10a 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 10a b) El semáforo E-W estará en luz verde siempre que C o D estén ocupados y siempre y cuando A y B no estén ocupados.
67
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 1 10b 2 0 0 1 0 10b 3 0 0 1 1 10 a 4 0 1 0 0 5 0 1 10b 6 0 1 1 0 10b 7 0 1 1 1 10a 8 1 0 0 0 9 1 0 0 1 10b 10 10b 11 1 0 1 1 10a 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 10a c) El semáforo N-S estará en luz verde siempre que los carriles A y B estén ocupados y siempre y cuando C y D no estén ocupados. 0 1 c
68
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 1 10b 2 0 0 1 0 10b 3 0 0 1 1 10a 4 0 1 0 0 5 0 1 10b 6 0 1 1 0 10b 7 0 1 1 1 10a 8 1 0 0 0 9 1 0 0 1 10b 10 10b 11 1 0 1 1 10a 12 1 1 0 001c 13 1 1 0 101c 14 1 1 1 001c 15 1 1 10a c) El semáforo N-S estará en luz verde siempre que los carriles A y B estén ocupados y siempre y cuando C y D no estén ocupados.
69
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 1 10b 2 0 0 1 0 10b 3 0 0 1 1 10a 4 0 1 0 0 5 0 1 10b 6 0 1 1 0 10b 7 0 1 1 1 10a 8 1 0 0 0 9 1 0 0 1 10b 10 10b 11 1 0 1 1 10a 12 1 1 0 001c 13 1 1 0 101c 14 1 1 1 001c 15 1 1 10a d) El semáforo N-S también estará en luz verde siempre que los carriles A o B estén ocupados en tanto C y D estén vacantes.
70
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 1 0 0 0 1 10b 2 0 0 1 0 10b 3 0 0 1 1 10a 4 0 1 0 001d 5 0 1 10b 6 0 1 1 0 10b 7 0 1 1 1 10a 8 1 0 0 001d 9 1 0 0 1 10b 10 10b 11 1 0 1 1 10a 12 1 1 0 0 01c 13 1 1 0 1 01c 14 1 1 1 0 01c 15 1 1 10a d) El semáforo N-S también estará en luz verde siempre que los carriles A o B estén ocupados en tanto C y D estén vacantes.
71
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 10e 1 0 0 0 1 10b 2 0 0 1 0 10b 3 0 0 1 1 10 a 4 0 1 0 0 01d 5 0 1 10b 6 0 1 1 0 10b 7 0 1 1 1 10a 8 1 0 0 0 01d 9 1 0 0 1 10b 10 10b 11 1 0 1 1 10a 12 1 1 0 0 01c 13 1 1 0 1 01c 14 1 1 1 0 01c 15 1 1 10a e) El semáforo E-W estará en luz verde cuando no haya vehículos transitando.
72
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m A B C D E/W N/SInciso 0 0 0 10e 1 0 0 0 1 10b 2 0 0 1 0 10b 3 0 0 1 1 10 a 4 0 1 0 0 01d 5 0 1 10b 6 0 1 1 0 10b 7 0 1 1 1 10a 8 1 0 0 0 01d 9 1 0 0 1 10b 10 10b 11 1 0 1 1 10a 12 1 1 0 0 01c 13 1 1 0 1 01c 14 1 1 1 0 01c 15 1 1 10a e) El semáforo E-W estará en luz verde cuando no haya vehículos transitando.
73
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I MODULE sem A,B,C,D PIN 1..4; EW,NS PIN 12,13 ISTYPE 'COM'; TRUTH_TABLE ([A,B,C,D]->[NS,EW]) [0,0,0,0]->[1,0]; [0,0,0,1]->[1,0]; [0,0,1,0]->[1,0]; [0,0,1,1]->[1,0]; [0,1,0,0]->[0,1]; [0,1,0,1]->[1,0]; [0,1,1,0]->[1,0]; [0,1,1,1]->[1,0]; [1,0,0,0]->[0,1]; [1,0,0,1]->[1,0]; [1,0,1,0]->[1,0]; [1,0,1,1]->[1,0]; [1,1,0,0]->[0,1]; [1,1,0,1]->[0,1]; [1,1,1,0]->[0,1]; [1,1,1,1]->[1,0]; END
74
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I Indicador de nivel Se requiere diseñar e implementar un sistema electrónico digital que tiene como salida un grupo de siete lámparas llamadas de L1 a L7, además de tres entradas llamadas E2, E1 y E0. Si el valor binario de las entradas E2, E1, E0 es igual a 0 no debe de encender ninguna luz, si el valor de la entrada es 1 solo encenderá la lámpara L1, si el valor de la entrada es dos encenderán la lámpara L1 y L2 simultáneamente, y así sucesivamente de modo que en el valor siete deberán de encender todas las luces.
75
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m ABCL1L2L3L4L5L6L7 0 0000000000 1 0011000000 2 0101100000 3 0111110000 4 1001111000 5 1011111100 6 1101111110 7 1111111111
76
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I m ABCL1L2L3L4L5L6L7 0 0000000000 1 0011000000 2 0101100000 3 0111110000 4 1001111000 5 1011111100 6 1101111110 7 1111111111 MODULE NIVEL A,B,C PIN 1..3; L1..L7 PIN 12..18 ISTYPE 'COM'; E=[A,B,C]; TRUTH_TABLE (E->[L1,L2,L3,L4,L5,L6,L7]) 0->[0,0,0,0,0,0,0]; 1->[1,0,0,0,0,0,0]; 2->[1,1,0,0,0,0,0]; 3->[1,1,1,0,0,0,0]; 4->[1,1,1,1,0,0,0]; 5->[1,1,1,1,1,0,0]; 6->[1,1,1,1,1,1,0]; 7->[1,1,1,1,1,1,1]; TEST_VECTORS (E->[L1,L2,L3,L4,L5,L6,L7]) 0->[0,0,0,0,0,0,0]; 1->[1,0,0,0,0,0,0]; 2->[1,1,0,0,0,0,0]; 3->[1,1,1,0,0,0,0]; 4->[1,1,1,1,0,0,0]; 5->[1,1,1,1,1,0,0]; 6->[1,1,1,1,1,1,0]; 7->[1,1,1,1,1,1,1]; END
77
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Marzo 2012 Sistemas Digitales Electrónica Digital I MODULE NIVEL A,B,C PIN 1..3; L1..L7 PIN 12..18 ISTYPE 'COM'; E=[A,B,C]; L=[L7,L6,L5,L4,L3,L2,L1]; TRUTH_TABLE (E->L) 0->0; 1->1; 2->3; 3->7; 4->15; 5->31; 6->63; 7->127; TEST_VECTORS (E->[L1,L2,L3,L4,L5,L6,L7]) 0->[0,0,0,0,0,0,0]; 1->[1,0,0,0,0,0,0]; 2->[1,1,0,0,0,0,0]; 3->[1,1,1,0,0,0,0]; 4->[1,1,1,1,0,0,0]; 5->[1,1,1,1,1,0,0]; 6->[1,1,1,1,1,1,0]; 7->[1,1,1,1,1,1,1]; END
Presentaciones similares
© 2024 SlidePlayer.es Inc.
All rights reserved.