Universidad Politécnica de Tulancingo Catedrático Ing. Jorge Luis Neri Trejo Asignatura Ing. De Hardware III Tema Procesamiento Paralelo Presenta Verónica.

Presentación del tema: "Universidad Politécnica de Tulancingo Catedrático Ing. Jorge Luis Neri Trejo Asignatura Ing. De Hardware III Tema Procesamiento Paralelo Presenta Verónica."— Transcripción de la presentación:

1 Universidad Politécnica de Tulancingo Catedrático Ing. Jorge Luis Neri Trejo Asignatura Ing. De Hardware III Tema Procesamiento Paralelo Presenta Verónica Patricia Gress Maldonado Ma. Eugenia López Vargas Sandra Céspedes Nohemi

2 Procesamien to Paralelo Grupo de técnicas utilizadas para proporcionar tareas simultáneas de procesamiento de datos con el fin de aumentar la velocidad computacional de un sistema de computadoras. En lugar de procesar cada instrucción de forma secuencial como lo es una computadora convencional un sistema de procesamiento en paralelo puede ejecutar procesamiento concurrente de datos para conseguir un menor tiempo de ejecución.

3 El procesamiento paralelo se basa en la explotación de sucesos concurrentes en el proceso de computo por tanto la concurrencia implica: 1. Sucesos Paralelos: Ocurren en múltiples recursos durante el mismo intervalo de tiempo. 2. Sucesos Simultáneos: Ocurren en el mismo instante. 3. Sucesos Pipeline: Ocurren en lapsos superpuestos.

4 SIMD Single Instruction Multiple Data Secuencias de instrucciones pasan a través de múltiples procesadores cada uno con su propia unidad de control comparten una memoria común. Clasificación de Flynn Modelo tradicional de computación secuencial donde una unidad de procesamiento recibe una sola secuencia de instrucciones que operan en una secuencia de datos. En este caso se tienen múltiples procesadores que sincronizadamente ejecutan la misma secuencia de instrucciones, pero en diferentes datos, utilizan memoria distribuida. Este modelo es asíncrono cada procesador puede ejecutar su propia secuencia de instrucciones y tener sus propios datos. Single Instruction Single Data SISD Multiple Instruction Multiple Data MIMD Multiple Instruction Single Data MISD

5 SMP Multiprocesamiento Simétrico Se caracteriza por el hecho de que varios microprocesadores independientes comparten el acceso a memoria y se comunican con ella a través de un bus compartido

6 Pero… Existe un problema conforme se añaden procesadores el tráfico en el bus de memoria se satura. Al manejar ocho o diez procesadores el cuello de botella se vuelve crítico por lo que se considera poco escalable.

7 MPP Procesamiento Masivamente Paralelo No utiliza memoria compartida en su lugar distribuye la RAM entre los procesadores equitativamente (cada procesador con su memoria distribuida), reduce el tráfico del bus, tecnología altamente escalable.

8 SPP Procesamiento Paralelo Escalable Híbrido de SMP y MPP, utiliza una memoria jerárquica de dos niveles para alcanzar la escalabilidad. La primera capa consiste de componentes de memoria distribuida que con esencialmente parte de sistemas MPP completos con múltiples nodos (nodo = procesador + memoria), y el segundo nivel de memoria está globalmente compartido al estilo SMP.