Descargar la presentación
La descarga está en progreso. Por favor, espere
1
Conclusión del curso
2
Universidad de SonoraArquitectura de Computadoras2 Temas cubiertos Lenguaje ensamblador MIPS. Diseño de una CPU tradicional. Datapath. Unidad de control. CPU con pipeline. CPU superescalar. Jerarquía de memoria. Caché. Memoria principal.
3
Universidad de SonoraArquitectura de Computadoras3 Temas avanzados Máquinas VLIW (very long instruction word). Usan scheduling estático y son una alternativa a los superescalares. Predictores del destino de un brinco. Predictores de dirección de regreso (return). Cachés virtuales. Usan la dirección virtual (y no la dirección física) como índice. Cachés con escrituras en pipeline. Cachés de texturas para gráficas en 3D.
4
Universidad de SonoraArquitectura de Computadoras4 Temas avanzados Especulación de loads y writes. Prefetching de datos o instrucciones. Prefetching controlado por el compilador. Multiprocesadores (computadoras en paralelo).
Presentaciones similares
