MICROELECTRÓNICA MsC. Luz Adanaqué Infante Diseño y fabricación.

Presentación del tema: "MICROELECTRÓNICA MsC. Luz Adanaqué Infante Diseño y fabricación."— Transcripción de la presentación:

1 MICROELECTRÓNICA MsC. Luz Adanaqué Infante Diseño y fabricación

2 3. Test/Verificación 2. Modelamiento MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS CONTENIDO DEL CURSO 1. Técnicas de diseño y fabricación. 2. Modelamiento de circuitos integrados. 3. Métodología de Test y verificación. 4. Introducción a los nanomateriales. 1. Diseño/ fabricación 4. Nanomateriales

3 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS SUMARIO 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. Flujo de diseño. Fabricación de un ASIC. Costos asociados. Estilos de diseño

4 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS INTRODUCCIÓN 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. ¿Qué es un ASIC? Es un circuito integrado de aplicación específica. No está hecho para propósitos generales. Ejemplos: Tecnología Procesos que se aplican a una oblea Tecnología Reglas de diseño + Parámetros eléctricos.

5 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS ETAPAS DE DISEÑO DE UN ASIC 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. 1. Especificaciones del sistema: a) Especificaciones del circuito en términos de velocidad y consumo. b) Tiempo del producto en el mercado. c) Compromiso entre el número de ASICs y el número de Celdas estándar usados. 2. Descripción funcional: Layout Vectores de test. Tipo de encapsulado. 3. Fabricación de los chips:

6 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS CARACTERÍSTICAS DEL DISEÑO 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. 1. Complejidad: Los transistores que están dentro de los ASICs deben dimensionarse, interconectarse y ubicarse en la superficie de Si disponible. Técnicas de diseño de alto nivel (diseño jerárquico) Herramientas de software. Definición de especificaciones. Qué tecnología usar Estudios de factibilidad Diseño de la electrónica del ASIC a nivel de máscaras FABRICACIÓN DESARROLLO DE UN SISTEMA ELECTRÓNICO Viabilidad técnica Viabilidad económica Estudios de mercado Stocks Fechas entrega COSTES Tiempo de diseño Riesgo de re-diseño Especificaciones funcionales Restricciones: - velocidad - consumo - I/O - superficie.. Decisión tecnología y alternativa de diseño

7 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS CARACTERÍSTICAS DEL DISEÑO 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. 2. Costos de los eventuales re-diseños: El costo de un ASIC es elevado, se debe asegurar el buen funcionamiento del circuito antes de enviar a fabricación las máscaras. El re-diseño puede costar casi igual que la fabricación desde cero de un nuevo ASIC. Definición de especificaciones. Qué tecnología usar Estudios de factibilidad Diseño de la electrónica del ASIC a nivel de máscaras FABRICACIÓN DESARROLLO DE UN SISTEMA ELECTRÓNICO

8 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS CARACTERÍSTICAS DEL DISEÑO 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. a) Buenas prácticas en el diseño: Buenas prácticas en el diseño Uso intensivo de herramientas CAD : Evitar errores en el diseño. Repetitividad: Diseños modulares. Regularidad: Patrones de conexión muy regulares. b) Detección y corrección de fallos Herramientas de verificación dinámica (Respuesta del circuito a las entradas) Herramientas de verificación estática (Coherencia layout vs schematic) c) Diseño de circuitos tolerantes a fallos Costo de tener un equipo confiable (aplicaciones biomédicas, aeroespaciales)

9 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS CARACTERÍSTICAS DEL DISEÑO 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. 3. Testeabilidad El diseño no debe ser sólo correcto, sino que los chips deben ser testeables antes de su puesta en equipo. Debido al nivel de integración, es cada vez más complicado acceder a un chip y testearlo, actualmente se le trata como una caja negra, y se le envían señales a través de entradas externas, para comprobar que las salidas obtenidas son correctas. Esta comprobación se vuelve complicada además porque hay pocos pines y muchos transistores. Entonces se agrega más arquitectura, y el circuito crece.

10 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS DISEÑO ELECTRÓNICO DEL ASIC Diseño de alto nivel Simulación Generación del layout Verificación Generación de los vectores de reset. Simulación de los vectores de test y simulación para el test Selección del encapsulado Asignaciones pin-pad Verificaciones Diseño funcionalEstrategia de testSelección del encapsulado

11 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS DISEÑO ELECTRÓNICO DEL ASIC 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. a) Diseño de alto nivel Incluye los procesos necesarios para generar el layout y posteriormente las máscaras. Diseño del circuito a nivel lógico y eléctrico (digital/analógico o mixto) Se parte de un diseño a grandes bloques, se refinan hasta el nivel transistor. La simulación permite perfilar el diseño, las herramientas que trabajan “sobre la marcha”, son muy útiles. Esta necesidad ha acompañado la evolución de las herramientas CAD Existen dos aproximaciones, la clásica y la actual.

12 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS DISEÑO ELECTRÓNICO DEL ASIC b) Simulación El correcto funcionamiento del circuito capturado anteriormente se comprueba realizando simulaciones. Los simuladores pueden ser: Simuladores eléctricos: A nivel circuito. Tensión en cada nodo. Corriente en cada rama. Lentos - Buena precisión. Circuitos analógicos Simuladores lógicos: A nivel de transistor. Estado de cada nodo (0 o 1) Simulación rápida. Baja precisión Circuitos digitales Simuladores funcionales: Estructuras de datos y de control. Modelado de la estructura. Modelado del funcionamiento. Simulación comportamental

13 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS DISEÑO ELECTRÓNICO DEL ASIC 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. c) Layout o dibujo de las máscaras Posterior a la comprobación del buen funcionamiento del circuito. Dibujo de layers para descripción de máscaras. En los FPGAs no se necesitan máscaras, el proceso consiste en la definición de todos los elementos programables del chip, y la configuración de los dispositivos e interconexiones. d) Verificaciones Una vez dibujado el layout se pasan filtros de comprobación. Placement & Routment : Geometría de las pistas, estimación de tiempos de respuesta del circuito.

14 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS DEFINICIÓN DE LA ESTRATEGIA DE TEST 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. FLUJO DE DISEÑO Permite comprobar las unidades que se fabricarán. Se miden los efectos del material sobre los parámetros eléctricos y temporales de los circuitos obtenidos, como: Tensión umbral. Niveles lógicos. Frecuencia máxima de funcionamiento. Tiempos de setup. Tiempos de retardo. Se necesita el layout del C.I. Un conjunto de vectores de test.

15 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS PARÁMETROS TEMPORALES 12345 78 6 9 t=0 t=1 t=2 t=3 t=4 t=5... 1 2 6 7 8 9 3 4 5 16.b: Cola de eventos 16.a: Circuito  =1  =4

16 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS SELECCIÓN DEL ENCAPSULADO 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. Depende del número de entradas y salidas del circuito. Consumo de potencia. Tamaño y restricciones de espacio. El encapsulado es un costo recurrente. ¿Qué tipos de encapsulados existen?

17 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS APROXIMACIÓN CON LOS LENGUAJES DE DESCRIPCIÓN DE HARDWARE 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. Uso de lenguajes de descripción de hardware y simuladores multi - nivel Niveles: - Arquitectura. - RTL. - Lógico Nivel: Físico APROXIMACIÓN ACTUAL El flujo de diseño actual es el denominado top - down. A partir del general se definen las especificaciones. La primera etapa de simulación, conocida como funcional, es donde se dan las especificaciones la función y el entorno. En la segunda etapa se da el refinamiento gradual (diseño de alto nivel), que se realiza hasta alcanzar un nivel arquitectural o RTL (transferencia de registros) en sistemas digitales.

18 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS ETAPAS DE UN LENGUAJE DE DESCRIPCIÓN DE HARDWARE 1.Descripción del circuito (VHDL) 2.SIMULADORES  Eléctricos, temporales, lógicos, mixtos, multinivel, de comportamiento, C++ based  Post-layout  Simuladores para test 3.SÍNTESIS  Generadores de layout  Placement&Routing (ubicación y conexionado) 4.VERIFICACIÓN ESTÁTICA  Design rules checkers (DRCs)  Extractores de parámetros eléctricos  Identificadores de caminos críticos

19 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS RESUMEN 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. Existen las siguientes etapas en la síntesis comportamental: Síntesis a nivel de transferencia de registros: Elementos dememoria y ecuaciones lógicas de funcionamiento de circuito. Síntesis lógica: Optimiza las implementación de las ecuaciones lógicas: Minimización de funciones, asignación y reducción de estados, etc. Implementación de las ecuaciones sobre celdas (mapeo tecnológico) Una vez obtenida la netlist (lista de componentes e interconexiones) se siguen los mismos pasos que en la aproximación clásica: Layout - verificaciones - selección del encapsulado.

20 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS DEFINICIÓN DE FUNCIONES LÓGICAS rama 1 rama 2 rama 4rama 5 rama 3 i1i1 i3i3 i2i2 i4i4 i5i5 R1R1 R2R2 nodo 1nodo 2 sistema de ecuacionesvariables

21 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS HERRAMIENTAS DE AYUDA EN EL DISEÑO DE C.Is 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. 1.Captura de esquemas / VHDL 2. Simuladores (herramientas de verificación dinámica) Eléctricos / lógicos / Mixtos / Multinivel. Post Layout 3. Place and Route (technology mapping) TEST 1. Generadores de vectores de reset (ATPGs) 2. Simuladores de fallos

22 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS LIBRERÍA DE CELDAS 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. 1)Celdas básicas 2)Celdas programables (macroceldas) Registros, contadores,... PLAs Memorias Data-paths Concepto de IPs 3)Pads Entrada Salida Bidireccionales De alimentación y tierra

23 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS LIBRERÍA DE CELDAS 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. Símbolo: Nombre: Layout: a l Inv(in:x, out:y) Nand2(in1:x, in2:y, out:z)...... ubicación en filas de celdas a l xy x y z celdas filas a Ejemplo de dos celdas de librería, un inversor y una puerta NAND

24 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS PARÁMETROS A CONSIDERAR EN EL DISEÑO 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. Parámetros temporales Puertos E/S Dimensiones

25 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. IndustrialesMilitares VddNominal ±10% TDe –40ºC a 85ºCDe –55ºC a 125ºC ProcesoLento, rápido PARÁMETROS A CONSIDERAR EN EL DISEÑO

26 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS LIBRERÍA DE CELDAS 1. Clases presenciales y participativas. 2. Puntualidad y trabajo en equipo en evaluaciones y entrega de trabajos. 3. Uso de referencias bibliográficas. 4. Cuatro evaluaciones: Desempeño académico y resolución de problemas. Si la capacidad del nodo de interconexión es de 2 pF, la capacidad total conectada a la salida de la puerta X será: El tsubida de la puerta X en condiciones típicas es: Se toma el dtplh desde la entrada A a la salida por ser el peor tiempo de respuesta dt plh Capacidad extra debida al conexionado y a los nodos de entrada de las puertas atacadas X 1 2 3.... puerta 1puerta 3puerta 2 Capacidad del nodo de salida de la puerta X

27 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS DISEÑO EN GATE ARRAY x1x1 x2x2 x3x3 x4x4 f1f1 f2f2 f3f3 f4f4 Gnd Conexión de fusibles para programar caminos (path) que transporten el valor lógico deseado.

28 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS MACROCELDAS V dd Gn d Pull-up Pull-down Diodos de proteccion PAD Entrada al circuito 1)PADS DE ENTRADA CMOS / TTL compatibles Protección a sobretensiones Pull-up / pull-down 2)PADS DE SALIDA 3)PADS BIDIRECCIONALES 4)PADS DE ALIMENTACIÓN Y TIERRA

29 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS MACROCELDAS PADS interconectados a nivel layout. pista de alimentacion…. pista de tierra ………… …..… PAD Gnd PAD Gnd PAD Vdd PAD Vdd

30 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS MACROCELDAS celdas de librería colocadas en filas Puntos por donde pasa una mayor densidad de corriente. Son los más susceptibles a fenómenos de electromigración Alimentación del anillo de pads vs core. Alimentación circuitería digital y analógica. Número de parejas Vdd-Gnd. Distribución de las parejas Vdd-Gnd

31 MsC. LUZ ADANAQUÉ UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS EJERCICIO Respecto al circuito que aparece en la figura: 1. Explica su funcionamiento. 2. Detecta los errores y las malas prácticas de diseño.