La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Minimización de Funciones Lógicas

Presentaciones similares


Presentación del tema: "Minimización de Funciones Lógicas"— Transcripción de la presentación:

1 Minimización de Funciones Lógicas
1

2 Introducción Podemos describir los principales postulados del Algebra de Boole, como la herramienta matemática capaz de describir el funcionamiento de cualquier circuito electrónico digital. Sin embargo, es necesario implementar el hardware, cuyo principio de funcionamiento puede ser descrito por el Algebra de Boole. 2

3 Introducción A tales efectos, existe un conjunto de circuitos electrónicos digitales capaces de implementar tecnológicamente el fundamento teórico del Algebra de Boole. Este proceso comenzó a partir de circuitos electrónicos digitales con elementos discretos y alcanzó su madurez con la aparición de los CI de alto nivel de integración. 3

4 Introducción A partir de cualquier función lógica -por compleja que sea- es posible obtener el circuito digital que implementa la misma. Sin embargo, este proceso no siempre se logra con la mayor eficiencia posible. En tal sentido, encontrar un método eficiente de implementar un circuito digital, más que un procedimiento tecnológico actual, es una necesidad económica.

5 Simplificación de funciones lógicas
El razonamiento indica, que antes de convertir una función lógica en hardware, se debe analizar la misma, a los efectos de simplificarla. El proceso de simplificación debe devolver otra función lógica idéntica a la original. Dos funciones lógicas son idénticas si sus tablas veritativas son idénticas. Este procedimiento posibilita convertir en hardware la función lógica simplificada.

6 Simplificación de funciones lógicas
Para la simplificación de funciones lógicas, existen 3 métodos, los cuales se consideran como los universalmente más aceptados: el “Método de Agrupación de Variables y Literales”, el “Método Quine- McCluskey” y el “Método del Mapa de Karnaugh” (MK).

7 Método de Agrupación de Variables y Literales
Se basa en analizar la FL y encontrar los miembros, donde coincidan exactamente un número de (n-1) variables o literales. La parte restante (enésima) del miembro analizado debe contener, en un miembro - la variable, y en el otro – el literal.

8 Método de Agrupación de Variables y Literales
En tales condiciones se puede aplicar eficazmente la siguiente regla del Algebra de Boole: (A + |A)=1 Lo anterior logra reducir el miembro en cuestión en 1 orden.

9 Método de Agrupación de Variables y Literales
La otra herramienta fundamental de este método consiste en añadir – bajo total conveniencia – cuantos miembros contenga la función lógica original. Lo anterior está sustentado totalmente por la regla del Algebra de Boole: (A + A)=A

10 Método de Agrupación de Variables y Literales
Finalmente esto permite utilizar los “miembros añadidos” para ser agrupados con “miembros originales” de la función lógica primaria. Este método es muy sencillo y se aplica eficientemente en FL con pocas variables.

11 Método Quine-McCluskey
El método Quine–McCluskey es un método de simplificación de funciones booleanas desarrollado por Willard Van Orman Quine y Edward J. McCluskey.

12 Método Quine-McCluskey
El método de Quine-McCluskey consiste en ordenar de forma ascendente todos los minitérminos de una FL y compararlos entre sí, de forma tal, que difieran en solo 1 bit, para encontrar los implicantes primos. Estos implicantes primos son los que conforman la función lógica simplificada.

13 Método Quine-McCluskey
El método de Quine-McCluskey es un método similar al método de “Agrupación de Variables y Literales”, pero con una representación tabular de los minitérminos.

14 Método MK El MK fue inventado en por Maurice Karnaugh y también se conoce como diagrama de Veitch. De forma abreviada como K-Mapa o KV-Mapa. El MK es un conjunto de celdas proporcional ( 2n ) al número de variables de la función lógica, donde cada celda representa una combinación lógica única.

15 Método MK Las celdas del MK se llenan con dígitos, en dependencia del método de análisis. Los métodos de análisis pueden ser: Suma de productos (SDP) o Productos de Suma (PDS). El método más utilizado es el SDP.

16 MK: reglas generales El número de celdas es igual a 2n.
En las celdas se pone un “1” para cada combinación lógica donde la función lógica asume valor igual a “1” Solo se pueden llevar al MK los términos totalmente expandidos de la función lógica.

17 MK: reglas generales Dos “1” se consideran “digitalmente adyacentes” si sus minitérminos solo difieren en una variable. El concepto de adyacencia digital es mucho más amplio que el concepto de adyacencia física.

18 MK: reglas generales Sólo se pueden agrupar los “1” “digitalmente adyacentes” y que cumplan con la condición de ortogonalidad. Tienen prioridad de agrupamiento los grupos de unos “digitalmente adyacentes” con mayor cantidad de “1”, sobre los que tienen menor cantidad de “1”. Veamos a continuación los MK2, MK3 y MK4.

19 Mapa de Karnaugh (2v)

20 Mapa de Karnaugh (2v) Una celda representa un término de 2 variables.
Dos “1” digitalmente adyacentes agrupados representan un término de 1 variable. Cuatro “1” digitalmente adyacentes agrupados representan una función lógica unitaria.

21 Mapa de Karnaugh (3v)

22 Mapa de Karnaugh (3v) Una celda representa un término de 3 variables.
Dos “1” digitalmente adyacentes agrupados representan un término de 2 variables.

23 Ejemplo 1 A B C F 1 Minimice la siguiente Función Lógica Mini-Término
1 Minimice la siguiente Función Lógica Mini-Término F = |ABC + A|B|C + AB|C + ABC Forma Compacta: mini-términos representados en el MK donde la salida es 1 Función Minimizada Función Minimizada

24 Ejemplo 2 A B C F 1 Minimice la siguiente Función Lógica
1 Minimice la siguiente Función Lógica Forma Compacta: mini-términos representados en el MK donde la salida es 1 Función Minimizada

25 Mapa de Karnaugh (3v) Cuatro “1” digitalmente adyacentes agrupados representan un término de 1 variable. Ocho “1” digitalmente adyacentes agrupados representan una función lógica unitaria.

26 Mapa de Karnaugh (4v)

27 Mapa de Karnaugh (4v) Una celda representa un término de 4 variables.
Dos “1” digitalmente adyacentes representan un término de 3 variables. Cuatro “1” digitalmente adyacentes agrupados representan un término de 2 variables.

28 Mapa de Karnaugh (4v) Ocho “1” digitalmente adyacentes agrupados representan un término de 1 variable. Diez y seis “1” digitalmente adyacentes agrupados representan una función lógica unitaria.

29 Ejemplo 3

30 MK de más de 4 variables Existen MK de más de 4 variables, aunque en esos casos normalmente se utilizan métodos numéricos para la solución de los mismos.

31 Conclusiones Se demostró la amplia aplicación del Algebra de Boole, tanto desde el punto de vista de su implementación tecnológica, como desde el punto de vista de simplificación de funciones lógicas de cualquier nivel de complejidad. Se demostró los impactos tecnológicos y económicos de la correcta aplicación de la simplificación de funciones lógicas con ayuda del Algebra de Boole.

32 Orientaciones para el estudio
Determine las FL minimizadas para cada MK que se muestra a continuación. 1 1

33 Referencias bibliográficas
All About Circuits (Vol 4) – Digital. [Lessons In Electric Circuits, Volume IV – Digital] Karnaugh Mapping. Pages Computer System Architecture.Morris Mano Practice Hill. Pages 11-18


Descargar ppt "Minimización de Funciones Lógicas"

Presentaciones similares


Anuncios Google