-Múltiplex de orden superior

Presentación del tema: "-Múltiplex de orden superior"— Transcripción de la presentación:

1 -Múltiplex de orden superior
Justificación -Múltiplex de orden superior

2 Justificación JERARQUÍA DE MULTIPLEXACIÓN PDH MUX140/565 MUX 34/140
30 1ºorden 2ºorden 3ºorden 4ºorden 5ºorden xxx Kb/s canales de voz MUX PRIMARIO DE 30 CANALES DE VOZ

3 Justificación Definición y tipos de justificación
El grado de inexactitud inherente a que sean diferentes dos relojes, uno de escritura y otro de lectura de un buffer de información, provoca deriva positiva o negativa en un gráfico de comparación de fases. Si el de escritura opera mas rápido que el de lectura, la deriva tendrá pendiente positiva, el buffer se llena. Si el de lectura opera mas rápido que el de escritura, la deriva tendrá pendiente negativa, el buffer se vacía. A los efectos de provocar una igualación de las velocidades promedio es necesario introducir dígitos de control de la velocidad de transferencia de la información y espacio(s) así transportando o no información se puede alterar la capacidad de transferencia de esa información. Cuando introducimos un tributario de orden inferior en un multiplexor PDH y luego lo extraemos con un demultiplexor PDH, nos enfrentamos 2 veces a esa situación. El fin último es evitar pérdida de información en ese tributario, luego se deberán ajustar las velocidades de orden inferior de entrada con la de salida de todo el sistema, ese proceso recibe el nombre de Justificación (igualación de velocidades). Cuando entre mux y demux la tendencia de la deriva promedio (diferencia de fase E-L) es a ser positiva y se debe con los bits de control inducir el transporte extra de información en espacios asignados a tal fin decimos que tenemos una Justificación positiva. Cuando entre mux y demux la tendencia de la deriva promedio (diferencia de fase E-L) es a ser negativa y se debe con los bits de control evitar el transporte de información en espacios asignados a tal fin decimos que tenemos una Justificación negativa.

4 ~ ~ ~ ~ ~ Justificación MUX140/565 MUX140/565 MUX 34/140 MUX 34/140
¿PORQUÉ SE LLAMA PDH? MUX140/565 MUX140/565 MUX 34/140 MUX 34/140 ~ MUX 8/34 MUX 8/34 ~ MUX 2/8 MUX 2/8 ~ 1 30 ~ ~

5 ~ ~ Justificación Operación del MUX 2/8 I I II II 2/8 2/8 III III IV
Datos + Ck I = 2048 Kb/s ± Datos + Ck I*=2048 Kb/s I M U X 2/8 M U X 2/8 I Datos + Ck II = 2048 Kb/s ± Datos + Ck II*=2048 Kb/s CkV = 8448 Kb/s ± II II Datos + Ck III = 2048 Kb/s ± Datos + Ck III*=2048 Kb/s III III Datos + Ck IV = 2048 Kb/s ± Datos + Ck IV*=2048 Kb/s IV IV MUX MUX Buffer Datos Datos Buffer Datos Datos Temp. de Mux Temp. de Mux Clock W R W R Clock recupero de reloj de 2048 Kb/s habilita. de reloj recupero de reloj de 8448Kb/s habilita. de reloj comparador de fase comparador de fase Uso Pos. Relleno Reloj 8448 Kb/s Uso Pos. Relleno Control de justificación Control de de-justificación ~ A/D D/A + _ ~ VCO VCO A/D D/A

6 Justificación Trama de 2º Orden (Mux 2/8) Grupo IV Grupo III Grupo II
Bit de alarma del remoto Grupo IV Grupo III Grupo II Grupo I 1 Palabra Alineamiento 200 bits, 50 por tributario intercalados 208 bits, 52 por tributario 204 bits, 51 por tributario Bits de control de justificación (3 veces repetida la información de cada tributario, actuando por mayoría ) Oportunidad de bits útiles desde los afluentes para igualación de las velocidades (jutificación) 4 x 212 = 848 bits Velocidad nominal del 1ºorden b/s±50ppm Luego: < < Velocidad nominal del 2ºorden b/s±30ppm Luego: < < Capacidad de transporte nominal de la trama para el tributario de orden inferior por cada 212 bits: =205 bits o =206 bits luego: nominal-mínimo ( /4)x205/212= nominal-máximo ( /4)x206/212= Aún: +30ppm-mínimo ( /4)x205/212= y aún: –30ppm-máximo ( /4)x206/212= Es así que: < < < < < < El porcentaje de veces que a velocidades nominales hay que utilizar la justificación es: = 9.962 = 5.736 Luego: / = =57.58% es el porcentaje de veces que deben ir usados los bits de oportunidad de justificación. Relación de Justificación Normalizada JN es: 1 - 0,5758 = 0,4242

7 t 848 bits (212) Justificación
Relaciones de fase en el sistema de 2ºOrden f L - f E (en transmisor) t 200 (50) 208 (52) 204 (51) 848 bits (212) 12(3) 4(1)

8 Frecuencias de jitter en mux de 2º Orden (i)
Justificación

9 Frecuencias de jitter en mux de 2º Orden (ii)
Justificación

10 Comparativo sobre las Tramas de 2º, 3º, y 4º Orden Formato Europeo
Justificación Comparativo sobre las Tramas de 2º, 3º, y 4º Orden Formato Europeo 0,419 0,436 0,424 Rel. de justificación normalizado JN 47.56Khz 22.375Khz 9.962 Khz Velocidad de trama 2928 1536 848 Longitud de trama en bits 9 al 488 9 al 384 9 al 212 Bits entrelazados de tributarios 5 al 8 Bit de Justificación(1 por tributario) 1 al 4 Bit de Control de Justificación Sub-trama 6 Sub-trama 4 5 al 488 5 al 384 5 al 212 Sub-trama 2,3,4 y 5 Sub-trama 2 y 3 17 al 488 13 al 384 13 al 212 13, 14, 15, y 16 11 y 12 Bits complementarios 1 al 12 ( ) 1 al 10 ( ) Bits de Palabra de alineamiento de trama Sub-trama 1 Localización de “slots” de tiempo Positiva Pura Tipo de Justificación Kb/s ± 20ppm 8.448 Kb/s ± 30ppm 2.048 Kb/s ± 50ppm Cadencia de los tributarios 4 Número de tributarios Kb/s ± 15ppm Cadencia binaria del flujo principal Cuarto Orden Tercer Orden Segundo Orden Características del sistema