Lección 9 INTRODUCCIÓN A LOS DISPOSITIVOS LÓGICOS PROGRAMABLES

Presentación del tema: "Lección 9 INTRODUCCIÓN A LOS DISPOSITIVOS LÓGICOS PROGRAMABLES"— Transcripción de la presentación:

1 Lección 9 INTRODUCCIÓN A LOS DISPOSITIVOS LÓGICOS PROGRAMABLES
ELECTRÓNICA DIGITAL 1er curso I.T. Telemática E.U.I.T. Informática de Gijón

2 Posibilidades en Diseño Digital
1.- C.I. normalizados o estándar de función fija De función fija y en diferentes escalas de integración SSI: puertas, MSI: codificadores, decodificadores, contadores, ... LSI: Unidad Síncrona Asíncrona de Recepción Transmisión ,... 2.- Circuitos Digitales Configurables Se puede modificar su función mediante la configuración de las interconexiones internas existentes 3.- Circuitos de Aplicación Específica Realización a medida de la aplicación: Totalmente a medida (Custom) Empleando elementos o procesos estándar (Semicustom)

3 Circuitos Digitales Configurables (CDC)
frente a la “lógica cableada clásica” Reducción del tamaño del circuito global Reducción de costes Diseños flexibles y adaptables Protección del diseño Menores retardos de propagación: más velocidad Diseño mediante herramientas software Se pueden configurar con equipos de bajo coste CDC de Altera

4 Circuitos Digitales Configurables (CDCs)
¿Qué tienen? Recursos lógicos (bloques) Interconexiones configurables Tendencias y tipos: Las interconexiones están concentradas y en una organización matricial: Dispositivos Lógicos Programables (Programmable Logic Devices: PLD) Las interconexiones están distribuidas: Conjuntos Configurables de Puertas (Field Programmable Gate Arrays: FPGA)

5 CDC (I): Dispositivos Lógicos Programables
MATRIZ DE INTERCONEXIÓN Bloque Lógico . Básicos Tipos de PLDs: Avanzados Complejos

6 CDC (II): Conjuntos Configurables de Puertas (FPGAs)
Bloque Lógico

7 ANTECEDENTES: PLA, PAL Y PROM
Planteamiento inicial: combinacionales como suma de productos Se pueden configurar las entradas a las puertas AND y/o las de las puertas OR: Configurables las entradas de las AND y de las OR: PLA ó FPLA (Field Programmable Logic Array) Configurables las entradas a las AND y fijas las entradas a las OR: PAL (Programmable Array Logic) Fijas las entradas a las AND (todos los productos posibles) y programables las entradas a las OR: PROM (Programmable Read Only Memory)

8 CONFIGURACIÓN DE LAS INTERCONEXIONES
Con fusibles: Irreversibles y no reconfigurables Fueron los primeros en aparecer Con transistores MOS reconfigurables (no volátiles) Borrables y reconfigurables: Borrables mediante luz ultravioleta Borrables eléctricamente Con transistores MOS y memoria activa estática (volátiles) Se configura cada conexión mediante un biestable Al dejar de alimentar el circuito se pierde la configuración

9 CONFIGURACIÓN MEDIANTE FUSIBLES
Inicialmente todos los fusibles intactos Eliminar la conexión: quemado del fusible No se puede recuperar la situación inicial

10 PROGRAMMABLE LOGIC ARRAY: PLA
3 Entradas Configurables entradas a AND (disponibles entradas y negadas) Configurables entradas a OR No hay 2n puertas AND para todos los posibles términos de la 1ª forma canónica 3 Salidas (funciones distintas)

11 Notación empleada en las conexiones:
Sólo para hacer más simples y reducidos los esquemas No es una “línea común” a todas las entradas de la puerta Esquema equivalente Esquema normal convencional

12 PLA: REPRESENTACIÓN SIMPLIFICADA
equivalente

13 PROGRAMMABLE ARRAY LOGIC: PAL
Conexiones fijas entradas OR Entradas circuito Conexiones programables entradas AND No hay 2n puertas AND para todos los posibles términos de la 1ª forma canónica Salidas circuito (hasta 4 funciones)

14 PROGRAMMABLE READ ONLY MEMORY: PROM
Conexiones programables entradas OR Entradas circuito Conexiones fijas entradas AND Hay disponibles 2n puertas AND con todas las combinaciones posibles de las entradas Salidas circuito (hasta 4 funciones)

15 LAS DIFERENCIAS PLA: Configurable la matriz AND y OR
Mayor número de conexiones a programar Mayor flexibilidad en la realización del circuito PAL: Configurables la matriz AND y fija la OR Menos conexiones a realizar La salida no es flexible Ocupan menos área de Silicio y tienen menos retardo de propagación PROM: Configurable la matriz OR y fija la AND Están disponibles todas las combinaciones de las señales de entrada en su estado natural o complementado Se puede realizar cualquier circuito combinacional Se emplean para almacenar datos LAS DIFERENCIAS Más usadas

16 EVOLUCIÓN DE LOS CIRCUITOS DIGITALES CONFIGURABLES
PAL ( ) GAL (1984…) EPLD (1984…) FPGA (1984…)

17 PAL: Programmable Array Logic
Marca registrada por Monolithic Memories Inc. (MMI) compañía ya desaparecida Circuitos básicos con conexiones configurables con diodos y fusibles (bipolares) Inicialmente combinacionales y posteriormente se introducen salidas con biestables D (registros) Es posible la realimentación de las salidas hacia las zonas de conexiones

18 PAL Combinatoria PAL Secuencial Biestable D

19 16L8 en encapsulado DIP20

20 16R8 en encapsulado DIP20

21 Puertas de distintos tipos
Ejemplo de diseño: Puertas de distintos tipos con una misma PAL

22 GAL: Generic Array Logic
Marca registrada por Lattice Semiconductor en 1984 Son de tecnología CMOS borrables eléctricamente y reprogramables (MOS de puerta enterrada) Inicialmente eran PAL: configurable matriz AND Evolucionaron hacia PLA: matriz de AND y de OR config. con macroceldas de entrada, salida y ocultas Básicas similares a PAL: GAL EE V SS Entradas Salidas

23 EPLD: Erasable Programmable Logic Devices
Introducidos por Altera en 1984 Son de tecnología CMOS, reprogramables; inicialmente eran borrables con luz UV actualmente también incluyen las que se borran eléctricamente Son PAL evolucionadas: mayor nivel de integración y mayor velocidad En la red configurable están disponibles señales de entrada, de salida y de macroceldas

24 EPLD de ALTERA: Aumenta nivel de integración
Mayor número de macroceldas Se distribuyen las zonas de interconexión: Buses locales Bus global Macroceldas locales: Sólo pueden reinyectar sus salidas al bus local Macroceldas globales: Pueden reinyectar las salidas al bus global

25 FPGA: Field Programmable Gate Arrays
Introducidos por Xilinx en 1984, le siguieron Actel Corporation y Altera Red de puertas programables “in situ” con la idea de reducir conexiones prestablecidas y distribuirlas por el circuito integrado Tipos de conexiones: *Borrables y configurables eléctricamente con SRAM (LCA: Logic Cell Array) *No borrables (de antifusibles): Texas Instr. (1991)

26 ELEMENTOS DE UNA FPGA Bloques Lógicos Internos (CLB): realización de funciones lógicas, de complejidad muy diversa, desde inversores hasta memorias de acceso aleatorio Bloques Lógicos de Entrada y Salida (IOLB): enlace entre los bloques lógicos internos y terminales de entrada y salida externos Recursos de Interconexión: conjunto de líneas e interruptores programables para conexión entre bloque internos y de entrada/salida

27 ORGANIZACIÓN EN UNA FPGA
Tipo terraza Entrada/Salida Bloque Lógico Canales hor. Intercon. vertical BL ES Tipo “mar de puertas” Tipo cuadrícula BL

28 PANORAMA ACTUAL DE LOS PLDs
PLD Básicos (BPLD) -Adición de elementos lógicos a los PAL combinatorios y secuenciales -Macroceldas con más elementos PLD Avanzados (APLD) -Nuevas arquitecturas con recursos asignables a diferentes celdas -Estructuras “segmentadas”: varias matrices de interconexión -Ecuaciones lógicas más complejas y con menor retardo -Varias líneas de reloj independientes: varios secuenciales PLD Complejos (CPLD) -Macroceldas complejas -Arquitecturas evolucionadas de BPLD y APLD

29 PRINCIPALES FABRICANTES DE PLDs
* Texas Instruments (EEUU 1971): * Philips (Holanda 1972): * Cypress (EEUU 1982): * Altera (EEUU 1983): * Xilinx (EEUU 1984): * Lattice Semiconductor (EEUU 1984):

30 BPLD APLD CPLD PLDs de Altera

31 Dispositivos Lógicos Programables
Criterios de Selección

32 CRITERIOS TÉCNICOS (I)
Arquitectura Interna BPLD: Contadores, máquinas de estado, interfaz de MPUs,... ¿nº de entradas, biestables, macroceldas, productos asociados? APLD y CPLD: Procesadores gráficos, controladores de teclado, comunicaciones,... ¿puertas lógicas equivalentes, recursos lógicos adicionales? Frecuencia máxima de trabajo Depende de la tecnología y de la arquitectura Tecnología Actualmente MOS, los EEPLD (ISP) sustituyen a los EPLD OTP (EPLD sin ventana) tienen bajo coste

33 CRITERIOS TÉCNICOS (II)
Verificabilidad (Testability) Facilidad para desarrollar una secuencia de pruebas que permitan comprobar el funcionamiento ISP (In System Programmable) permiten grabar y comprobar en el propio circuito Fiabilidad (Reliability) En condiciones de temperatura, tensión de alimentación, etc. Protección del código Que no sea copiable el diseño

34 CRITERIOS DE DISEÑO Herramientas de CAD
Disponibilidad, coste y facilidad de manejo Suelen ser específicas de cada fabricante Hay herramientas universales: OrCAD y Leonardo Servicio técnico del fabricante Ayuda al diseño Documentación, página web, tutoriales,etc.

35 CRITERIOS COMERCIALES
Costes fijos: herramientas, programación y aprendizaje Costes variables: coste unitario y de incorporación en el sistema Disponibilidad: facilidad para conseguir PLD, distribuidores, etc. Estabilidad en el mercado: evolución o desaparición

36 ENCAPSULADOS DIP Dual In Line Package (max 64)
(dos filas de terminales) PGA Pin Grid Array (max 600) (matriz de terminales) SOIC Small Outline Integrated Circuit (250) (versión DIP para montaje superficial) QFP Quad Flat Package (250) terminales planos en los 4 lados BGA Ball Grid Array (1000) matriz de puntos de soldadura LCC Lead Chip Carrier (100) terminales doblados en 4 lados