Descargar la presentación
La descarga está en progreso. Por favor, espere
1
Diseño de CIs I Capítulo 5. Flujo de diseño de un ASIC 4-11-2009
2
Diseño de CIs I Flujo de diseño Definición de especificaciones ! Decisiones sobre la tecnología y las opciones de diseño (SC, GA,...) Estudios de viabilidad Diseño de la electrónica del ASIC: Desde el nivel funcional a las máscaras Viabilidad técnica Viabilidad económica Estudios de mercado Stocks Fechas entrega COSTES Tiempo de diseño Riesgo de re-diseño Especificaciones funcionales Restricciones: - velocidad - consumo - I/O - superficie.. Decisión tecnología y alternativa de diseño FABRICACION 4-11-2009
3
Diseño de CIs I Diseño de la electrónica del ASIC: desde el nivel funcional a las máscaras Definición de la estrategia de test Selección del encapsulado Definición de especificaciones ! Decisiones sobre la tecnología y las opciones de diseño (SC, GA,...) Estudios de viabilidad Diseño de la electrónica del ASIC: Desde el nivel funcional a las máscaras FABRICACION DESARROLLO DE UN SISTEMA ELECTRONICO Flujo de diseño 4-11-2009
4
Diseño de CIs I Flujo de diseño Diseño de la electrónica del ASIC: desde el nivel funcional a las máscaras Definción de la estrategia de test Selección del encapsulado Diseño de “alto nivel” Simulación Generación del layout (dibujo de las máscaras) Verificaciones Generación de los vectores de test Simulación de los vectores de test y simulación para el test Selección del encapsulado Asignaciones pin-pad Verificaciones 4-11-2009
5
Diseño de CIs I Flujo de diseño Diseño de alto nivel y entrada del ASIC Simulación Dibujo de las máscaras (technology mapping) Simulación post-layout y verificación ¿correcto? Generación de los vectores de test Simulación de los vectores de test ¿cobertura correcta? si no FABRICACION Selección del encapsulado 4-11-2009
6
Diseño de CIs I 4-11-2009 Estructura de un ASIC core......... core................. pads Scribe-line Minimum pitch 200 m m - Minimum pitch -
Presentaciones similares
