Capítulo 2 Señales digitales 1. Son variables eléctricas con dos niveles bien diferenciados que se alternan en el tiempo transmitiendo información según.

Presentación del tema: "Capítulo 2 Señales digitales 1. Son variables eléctricas con dos niveles bien diferenciados que se alternan en el tiempo transmitiendo información según."— Transcripción de la presentación:

1 Capítulo 2 Señales digitales 1

2 Son variables eléctricas con dos niveles bien diferenciados que se alternan en el tiempo transmitiendo información según un código previamente acordado. Cada nivel eléctrico representa uno de dos símbolos: 0 ó 1, V o F, etc. Los niveles específicos dependen del tipo de dispositivos utilizado. Para la familia lógica TTL (transistor-transistor-logic) los niveles son 0 V y 5 V, aunque cualquier valor por debajo de 0,8 V es correctamente interpretado como un 0 y cualquier valor por encima de 2 V es interpretado como un 1 (los niveles de salida están por debajo de 0,4 V y por encima de 2,4 V respectivamente). En el caso de la familia CMOS (complementary metal-oxide-semiconductor), los valores dependen de la alimentación. 2

3 Las señales digitales descriptas tienen la particularidad de tener sólo dos estados y por lo tanto permiten representar, transmitir o almacenar información binaria. Para transmitir más información se requiere mayor cantidad de estados, que pueden lograrse combinando varias señales en paralelo (simultáneas), cada una de las cuales transmite una información binaria. Si hay n señales binarias, el resultado es que pueden representarse 2 n estados. El conjunto de n señales constituye una palabra. 3

4 Otra variante es enviar por una línea única, en forma secuencial, la información. Si se sabe cuándo comienza, y qué longitud tiene una palabra (conjunto ordenado de estados binarios que constituye un estado 2n-ario), se puede conocer su estado. 4

5 Conversión Digital Analógica A partir de una señal digital de n bits V refVsal 5

6 Conversor D/A de resistencias ponderadas Inconveniente: Para que los errores sean bajos las resistencias deben ser grandes 6

7 Redes escalera R – 2R V 0 = 7

8 Especificaciónes de los Conversores D/A Resolución: es la cantidad de bits o dígitos binarios que acepta en su entrada. Exactitud: es la máxima desviación respecto a la línea recta que une el mínimo y el máximo valor ideales. Se expresa en LSB (least significant bit), lo cual significa que se usa el salto mínimo nominal como unidad. Otra forma de expresarlo es en porcentaje del valor máximo nominal. La exactitud ideal es 0 LSB. Es necesario tener en cuenta que esta especificación incluye todos los errores posibles del conversor. 8

9 Exactitud Error de escala: Es el error que se obtiene a fondo de escala con respecto al valor Ideal. Se debe en general a errores de ganancia, en la referencia o en la red resistiva. Se expresa también en LSB a fondo de escala. El error de escala ideal es 0 LSB. 9

10 Error de offset: Es el valor de salida obtenido cuando la entrada es nula. Se mide en porcentaje del máximo nominal o en LSB (figura 15). El valor ideal es 0 LSB. No linealidad: Indica la máxima separación de la línea recta que resulta luego de eliminar los errores de escala y de offset (figura 16). El valor ideal es 0 LSB. 10

11 Conversión Analógica - Digital A/D Realimentados Integradores Paralelo Sigma - Delta Escalera Seguimiento Aproximaciones Sucesivas Simple Rampa Doble Rampa Tensión - Frecuencia 11

12 Conversor de simple rampa En este tipo de conversores se utiliza un integrador con un capacitor que se carga a pendiente constante hasta alcanzar la tensión a convertir, instante en que cesa la integración. El tiempo requerido es proporcional a la tensión de entrada, y puede medirse con un contador que cuente ciclos de un reloj. 12

13 El integrador comienza a integrar la tensión –Vref, obteniéndose Mientras v1 < vi el comparador está alto, permitiendo que los pulsos del oscilador pasen a la entrada de reloj de un contador. Cuando V1≥ Vi,el comparador conmuta, inhibiendo los pulsos de reloj. El contador queda entonces con su cuenta retenida. Dicho valor es donde [] es la parte entera del argumento. Eligiendo fckRC = 2n se obtiene un conversor de n bits. 13

14 Conversor paralelo (flash) Consisten en una serie de comparadores que comparan la señal de entrada con una referencia para cada nivel. El resultado de las comparaciones ingresa a un circuito lógico que “cuenta” los comparadores activados. Las referencias para cada nivel se obtienen con un divisor resistivo múltiple. 14

15 Ventajas: La conversión es prácticamente en tiempo real, salvo el tiempo de conmutación de los comparadores y la lógica. Desventajas: Para resoluciones altas requiere una gran cantidad de comparadores, cuyo offset debe ser menor que 1 LSB. Además, las capacidades de entrada se suman, lo cual atenta contra las altas velocidades que permite el método de conversión. En los casos de resoluciones altas, la conversión se suele realizar en dos etapas, es decir que se usa la mitad de comparadores y en la segunda etapa se les agrega una tensión de referencia que los desplaza. 15

16 Especificaciones de los conversores A/D Resolución: Es la cantidad de bits que entrega a su salida luego de completada la conversión. Por ejemplo, un conversor de 12 bits tiene una resolución de 1/2 12 = 0,000244. Frecuencia de conversión: Es la cantidad de conversiones por segundo que es capaz de efectuar un conversor A/D. No necesariamente coincide con el recíproco del tiempo de conversión, ya que podría haber algunas operaciones complementarias, que ocupan tiempo después de terminada la conversión propiamente dicha. 16

17 Frecuencia de reloj: Frecuencia del oscilador que envía pulsos para la operación del conversor (por ejemplo, para hacer funcionar el contador o el registro de aproximaciones sucesivas). Tiempo de conversión: Es el tiempo requerido por un conversor A/D para efectuar una conversión completa. 17

18 Errores de conversión Error de cuantización: Es la máxima desviación de un conversor analógico digital ideal con respecto a una transferencia perfectamente lineal, expresada en LSB. El error puede ser de ± 0,5 LSB ó +0/−1 LSB, etc. Error de offset: Es el valor de tensión que debe aplicarse a la entrada para tener una salida digital nula. Se debe al offset del comparador y se expresa en mV o en LSB nominales. 18

19 Error de cero: Es la diferencia entre el valor obtenido realmente con entrada 0 y el valor ideal (00...0 ó 10...0 en el caso bipolar). Se expresa en LSB. Esta especificación es, en lo esencial, equivalente al error de offset.ea el punto de conmutación. Consideremos, por ejemplo, un conversor de 10 bits cuya Vref es 10 V y cuyo error de offset es 5 mV. Un LSB corresponde a: 1 LSB = 10 V / 2 10 = 9,76 mV. El error de cero resulta ε cero = 5 / 9,76 = 0,512 LSB. 19

20 m(t) = 1/τ si -τ/2 < t < τ/2 0 si τ/2 < t < T- τ/2 m(t – T) para todo otro t Consideremos una señal v(t) cuya transformada de Fourier es: Supongamos ahora que multiplicamos dicha señal por una señal de muestreo periódica m(t) dada por: El resultado es la señal muestreada v m (t) = v(t). m(t) Se puede demostrar que: 20

21 Muestreo de señales Condición de Nyquist Frec. De Muestreo > 2 ω max 21

22 Codificación Digital Códigos de Comunicación de datos: Son secuencias predeterminadas de bits que permiten representar caracteres y símbolos. Código Baudot: también llamado código Télex fue el primer código de caracteres de longitud fija. Desarrollado por Thomas Murray en 1875. Consta de 5 bits (32 combinaciones) y utiliza dos claves (de letra y de figura) y 3 caracteres de control (espacio, avance de carro LF y blanco o nulo) Código ASCII: American Standard Code for Information Interchange). Conjunto de caracteres de 7 bits (128 combinaciones) que incluyen letras, números y caracteres (imprimibles) y caracteres de control de transmisión (no imprimibles) 22

23 Código EBCDIC: de 8 bits (256 combinaciones)desarrollado por IBM. Código BCD: (Binary Coded Decimal). Permite representar nú meros decimales en forma binaria utilizando 4 bits. El más sencillo de los códigos BCD es el BCD8421 o BCD “natural”, que consiste simplemente en representar cada dígito decimal por su binario equivalente. Así tenemos Ejemplo: 927 10 = 1001 0010 0111 bcd 23

24 Código 7 Segmentos 24

25 Código Gray Este es un código binario no ponderado y tiene la propiedad de que los códigos para dígitos decimales sucesivos difiere en un sólo bit. 25

26 Un ejemplo de aplicación del código gray es su utilización en sensores ópticos para codificar la posición (angular o lineal) mediante discos o cintas codificadas en gray. Cada sector en el disco tiene un código de posición de 0,a 15. Se usarán sensores opto electrónicos reflectivos para determinar la posición de la flecha en un sector o sea, con una resolución de 1/16 de vuelta, o de 22.5°. si se desea una mejor resolución se deberán usar más bits, y por lo tanto mayor número de sectores. 26

27 Formatos para la codificación digital de señales 0100000 111 1 NRZ NRZI No retorno a cero (unipolar y bipolar) No retorno a cero invertido en unos (con 1 hay transición al inicio del bit, mientras que con cero hay ausencia de transición) 27

28 1 1 1 0 0 0 Codificación Manchester y Manchester diferencial 28

29 Errores Detección de Errores, es la técnica de vigilar los datos recibidos y determinar cuando hubo un error de transmisión. Estas técnicas no identifican cual o cuales bits están equivocados, solo detectan que hubo un error. Redundancia: Se puede utilizar tanto orientado al bit como al carácter (más utilizado). Consiste en enviar el mismo carácter dos veces. Cuando no se recibe un carácter dos veces estamos en presencia de un error. 29

30 Ecoplex: Esquema sencillo utilizado en comunicación de datos en general con operadores humanos. Cada carácter es enviado apenas se teclea en la terminal y la estación receptora reenvía lo que recibió, con lo que el operador puede verificar. Si bien es un sistema sencillo, requiere de sistema full – duplex y puede suceder que aunque la recepción haya sido correcta la retrasmisión sea errónea, lo que requiere un nuevo ciclo. 30

31 Codificación de Cuenta Exacta: Tiene igual cantidad de unos para todos los caracteres. En el código ARQ todos los caracteres están conformados con tres unos, que es lo que se cuenta para determinar si hubo error. 0001110 Mayúscula letra 010011000110101100100 Mayúscula símbolo A 4 31

32 Paridad: Es el esquema más sencillo de detección de errores. Se agrega un solo bit (bit de paridad) a cada caracter, para que la cantidad total de unos, incluyendo el bit de paridad, sea un Nº impar (paridad impar) o un Nº para (paridad par). En el código ASCII, la letra U = H55 = D85 = P1010101 donde P indica el bit de paridad. Con paridad par --> P = 0 --> U = 01010101 Con Paridad Impar --> P = 1 --> U = 11010101 32

33 Comprobación de redundancia cíclica: (Cyclic redundancy check –CRC). Es una de las formas de detección de errores más confiable y utilizada, generalmente con códigos de 8 bits o 7 si no se usa paridad. El CRC, se basa fundamentalmente en: División polinomial Aritmética en modulo 2 Si decimos que dividiendo a por b obtenemos un cociente q con un resto r, donde todas las cantidades son enteros positivos  a= b.q + r con 0 <= r < b 33

34 Para el caso de polinomios, menor o igual, significa grado menor o sea que el resto de una división de polinomios es otro polinomio de grado menor que el divisor El esquema CRC, se basa en la elección de un generador polinomial G(x), cuyos coeficientes son 0 o 1 G(x) = x 3 + x 2 + 1 Si consideramos un mensaje para ser trasmitido b n b n-1 b n-2... b 2 b 1 b 0 34

35 Y tomamos los bits del mensaje como coeficientes de un polinomio B(x) = b n x n + b n-1 x n-1 + b n-2 x n-2 +... b 2 x 2 + b 1 x + b 0 Si el multiplicamos el polinomio mensaje por x k, donde k es el grado del generador polinomial y luego dividimos este producto por el generador, obtendremos los polinomios Q(x) and R(x) tal que: x k B(x) = Q(x) G(x) + R(x) 35

36 Considerando a todos los coeficientes no como enteros sino como módulo 2. A los coeficientes del polinomio resto R(x) los tratamos como “bits de paridad”, es decir los agregamos al mensaje antes de trasmitirlo. Como el grado de R(x) es menor que k, los bits del mensaje transmitido se corresponderan con el polinomio: x k B(x) + R(x) 36

37 Dado que trabajando con enteros en módulo 2, la suma y la resta son idénticas x k B(x) + R(x) = x k B(x) - R(x) Por lo que podemos concluir que: x k B(x) - R(x) = Q(x) G(x) En otras palabras, si los bits del mensaje transmitido son vistos como los coeficientes de un polinomio entonces el polinomio será divisible por G(x) 37

38 Este es el principio de funcionamiento del CRC como detector de errores. Cuando el mensaje es recibido, el polinomio correspondiente se divide por G(X). Si el resto es distinto de cero, se asume que hubo un error de transmisión. 38

39 Corrección de errores Utilizando detección de errores, para realizar la corrección es necesario retransmitir. Hay casos en que esto no es conveniente. En transmisiones inalámbricas la tasa de errores por bit es alta, lo que generará muchas retransmisiones. En enlaces satelitales, el retardo de propagación es muy elevado en relación al tiempo de transmisión de trama. Con muchas retransmisiones el sistema es muy poco eficaz. Sería deseable que el receptor pudiera corregir errores, a partir exclusivamente de los bits recibidos. 39

40 40 1 2 Código FEC (Forward error correction) Sin errores o errores corregidos Errores detectables pero no corregidos Datos Codificador FEC Palabra Código K bits n bits Transmisor Datos Codificador FEC Palabra Código Receptor 12

41 1- Si no hubo errores, la entrada al codificador FEC del receptor es igual a la generada en el transmisor. Se tienen los datos originales. 2- Para ciertos errores, el decodificador los puede detectar y corregir. Se obtienen los datos originales. 3- Para otros patrones de errores el decodificador podrá detectarlos pero no corregirlos. Se informa sobre la detección de errores no recuperables. 4- Para algunos casos raros, el decodificador no detectará errores por lo que los datos serán erróneos. 41

42 Distancia de Hamming Se llama distancia de Hamming d(v 1,v 2 ) entre dos palabras de n bits v 1 y v 2 al número de bits en que ambas difieren. 42 v1 = 011011 Sid(v1, v2) = 3 v2 = 110001 Se puede demostrar que la cantidad de bits de Hamming que se deben agregar a una palabra de datos es: 2 n >= m + n + 1 Donde:n es la cantidad de bits de Hamming m es la cantidad de bits en el carácter de datos