Unidad 2: Segmentación Excepciones en la Segmentación Docente: Ing. José Díaz Chow ARQUITECTURA DE MÁQUINAS COMPUTADORAS III.

Slides:



Advertisements
Presentaciones similares
El modelo de Von Neumann
Advertisements

Procesador El sistema computador se centra en un procesador Aparece la Entrada /Salida Pero un procesador es una piedra si no se comunica con el exterior.
Arquitectura de Computadores I
El Microprocesador.
PROCESADORES SUPERESCALARES
CICLO DE EJECUCION DE UNA INSTRUCCION
10º2 Sergio Posso. Jonatán Agualimpia. Julia Blandón. Docente:
1. Introducción Estructura básica de un computador.
Sistemas Operativos Funcionamiento general de una computadora bajo el control de un programa.
Arquitectura de Computadores
Pipelines: Riesgos.
El procesador: la ruta de datos y el control (II Parte)
EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Pipeline (Segmentación)
UTFSM - Sistemas Operativos
Funcionamiento de una Computadora
Mejoras a las Máquinas Von Neumann
Gestión de Entrada / Salida
Composición Interna de un Procesador
Este obra se publica bajo unalicencia de Creative Commons Reconocimiento- NoComercial-CompartirIgual 3.0 España.licencia de Creative Commons Reconocimiento-
Computadora Digital Arquitectura de John Von Neumann
Microcomputadores Prof : Tatiana Marín R.. Sistema basado en microprocesador de 8 bits.
ARQUITECTURA DE LOS MICROPROCESADORES DE 8 BITS
MICRO Y MACRO ARQUITECTURA
PLANIFICACIÓN DINÁMICA DE INSTRUCCIONES
Centralizados y Distribuidos
Unidad 2: Organización del CPU
INGENIERIA DE COMPUTADORES II
EL MICROPROCESADOR.
Unidad 2: Segmentación 2.7. Dependencias de Datos Docente: Ing. José Díaz Chow.
Unidad 7 Entrada/Salida
Segmentación No Lineal
Arquitectura de Máquinas Computadoras II
Unidad 2: Segmentación Dependencias de Control Docente: ing. José Díaz Chow.
SEMANA 9_3.
Conceptos Arquitectónicos del computador
ARQUITECTURAS SIMD Clase Práctica No Vector Processor M-M 1. Estime el tiempo de ejecución de una suma vectorial en un Vector Processor M-M basado.
Contenido Estructura del computador Ejecución de instrucciones
Computación II Unidad X Manejo de Excepciones. Presentación de la Unidad Objetivos: –Saber manejar situaciones inesperadas dentro de un programa –Comprender.
TEMA 2: Organización de computadores
Organización de Computadoras
Introducción al tiempo real en sistemas empotrados
Funcionamiento de la CPU
Capítulo 5. El procesador: Camino de datos y control.
Unidad I: Registros e Interrupciones Facilitador: Ing. Eduardo Brando.
Microcomputadores Prof: Tatiana Marín R.. Lenguaje máquina = lenguaje binario InstrucciónLenguaje máquina (binario)OP ( hex)Nemónico Restar F0SUB.
Organización del Computador I Verano Excepciones Basado en el capítulo 6 del libro de Patterson y Hennessy Verano 2004Profesora Borensztejn.
LOS MICROPROCESADORES
“Organización y Arquitectura de Computadores” William Stallings
La unidad central de procesos o CPU
Sánchez Manjarrez Silvana Ing. Daniel Domínguez C. México, D.F. a 13 de septiembre del 2006 Arquitectura de Computadoras Arquitecturas CISC Y RISC Campus.
Sesión 07: Interrupciones. 2009/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Sistemas Digitales II Universidad.
Capítulo 4 CPU y la memoria.
Hecho por: M.C. Luis Fernando Guzmán Nateras v3 Organización de Computadoras Preparación: Examen 1 JEOPARDY.
Maquinas Digitales Funciones del Procesador Buscar instrucciones Interpretar instrucciones Buscar datos Procesar datos Escribir datos.
Informática Clase Arquitectura de la Computadora.
INTRODUCCIÓN El rendimiento, costo de compra y costo de operación forman la base para la toma de decisiones, sobre que PC es mejor que otra y así adquirir.
Capítulo 8 Segmentación de Instrucciones.
Son los atributos de un sistema que son visibles para un programador, es decir aquellos atributos que impactan directamente en la ejecución lógica de un.
Principio unidad 1.
INTERRUPCIONES – ABRAZO MORTAL
ARQUITECTURAS DE LOS SERVIDORES El computador tiene 2 aspectos para entender su funcionamiento al nivel de programación: Almacenamiento Procesamiento Para.
INTEGRANTES: JOSE ESTEVEZ _HUGO ANDRADE CURSO: 5TO “B”
LA CPU Ing. Manuel Andrés Belalcázar S. Corporación Universitaria Autónoma del Cauca.
ò Unidad Aritmético-Lógica ò Unidad de Control ò Buses internos ò Registros ò Puntero de Instrucciones (IP o PC) ò Acumulador ò De uso Generales ò.
Curso: Fundamentos de Computación
ARQUITECTURA DEL COMPUTADOR INTEGRANTES: CASTRO MYCHAEL ALVEAR NELSON FLORES DANILO RODRIGUEZ CARLOS IZQUIERDO HARRY INTEGRANTES: CASTRO MYCHAEL ALVEAR.
Arquitectura de Computadores Clases Interrupciones de software y hardware IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica.
CAPITULO V Arquitectura de Von Neumann
Arquitectura de Computadoras (Taller) Semestre II de 2008.
Unidad de Control Ubicación: Es uno de los tres bloques funcionales principales en los que se divide una unidad central de procesamiento (CPU). Realizar.
Transcripción de la presentación:

Unidad 2: Segmentación Excepciones en la Segmentación Docente: Ing. José Díaz Chow ARQUITECTURA DE MÁQUINAS COMPUTADORAS III

Preámbulo Clases anteriores: Procesador segmentado adelanta la ejecución creando riesgos por dependencias. Riesgos pueden ser: Estructurales, Datos, Control El principal peligro es la incoherencia. Lidiar con las latencias que degradan el rendimiento. Otras dificultades: Excepciones

Unidad 2: Segmentación Contenido: 2.9 Excepciones Interrupciones y excepciones Tratamiento de la excepción Excepciones múltiples

Objetivos Expresar la dificultades y riesgos que representan las excepciones en el diseño de CPUs segmentados. Identificar las diferentes excepciones que pueden surgir en cada etapa del segmentado y evaluar los casos de excepciones múltiples que pueden darse. Proponer técnicas para el tratamiento de las excepciones en los CPUs segmentados.

Unidad 2: Segmentación Contenido: 2.9 Excepciones Interrupciones y excepciones Tratamiento de las excepciones Excepciones múltiples

Excepciones  ¿Qué son las Excepciones?  ¿Errores?  ¿Interrupciones ?  ¿Por qué se les llama así?

Interrupciones y excepciones (1/2) Interrupciones: interrupción de la tarea en el flujo de ejecución actual y desvío del mismo para atender algún evento. Tipos: Asíncrona: Dispositivos Externos. Síncronas: Ocurren síncronamente y como consecuencia de la ejecución (excepciones).

Interrupciones y excepciones (2/2) El CPU debe atender la Interrupción almacenando el estado de la máquina y modificando el PC para que cargue la ISR (TRAP). Con las excepciones tenemos otras dificultades: Ocurren durante la ejecución. Algunas debe ser recomenzables. Interrupciones: el procesador emite un trap en el próximo ciclo, luego de ejecutar la instrucción actual: Tratamiento Preciso.

Unidad 2: Segmentación Contenido: 2.9 Excepciones Interrupciones y excepciones Tratamiento de la excepción Excepciones múltiples

Tratamiento de la Excepción (1/2) Cuando ocurre una Excepción: CPU fuerza un trap en el siguiente ciclo. Hasta que el trap sea efectivo, inhibir las escrituras de la instrucción que genera la excepción y las posteriores. CPU guarda el estado + Dirección de la instrucción que genera la excepción.

Tratamiento de la Excepción (2/2)... Cuando ocurre una Excepción: Si existe ejecución en desorden (P.E: Salto retardado) es requerido tener réplicas del PC y guardar y restablecer todas las instrucciones. Tratamiento anterior: También es un Tratamiento Preciso

Unidad 2: Segmentación Contenido: 2.9 Excepciones Interrupciones y excepciones Tratamiento de la excepción Excepciones múltiples

Excepciones Múltiples (1/4) El escenario anterior es ideal. En la realidad tenemos excepciones múltiples. Multiples instrucciones ejecutando al unísono. Etapas que pueden generar en el DLX: BUS, MEM: Fallo de bloque de caché D/L: Error de código de operación ALU: Excepción aritmética

Excepciones Múltiples (2/4) El caso más sencillo: Excepciones múltiples Simultáneas. Permiten el tratamiento Preciso.

Excepciones Múltiples (3/4) El caso más difícil: Instrucciones posteriores generan excepciones antes.

Excepciones Múltiples (4/4) Forma precisa: En el orden de la instrucción. −Se emplea un vector de excepciones para registrar cada excepción que ocurre en el cauce. −Al ocurrir una excepción se registra en el vector y se inhiben las escrituras de la instrucción y sus sucesoras (hasta antes que se inicie el próximo trap). −En la etapa MEM se consulta si la instrucción tiene excepción registrada y de ser así, se fuerza un trap en el próximo ciclo. Éste ejecutará la rutina de tratamiento para resolver la excepción. −Una vez resuelta la excepción, se reinicia la instrucción (desde la etapa BUS). ¿Cómo tratarlas? :

Excepciones Múltiples (4/4) Forma no precisa: En el orden de aparición. − Cuando ocurre una excepción se detiene todo el cauce (se inhiben todas las escrituras de las instrucciones en ejecución). − Se guarda el estado del CPU y se fuerza un trap en el próximo ciclo, el que ejecutará la rutina de tratamiento que resuelve la excepción. −Una vez resuelta la excepción, se recomienza todo el cauce a partir de donde apareció la excepción. ¿Cómo tratarlas? :