Arquitectura de Computadores Clases Interrupciones de software y hardware IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación

Objetivos Capítulo 4 : Unidad de Procesamiento Central (CPU) Entender qué son y para qué sirven las interrupciones. Entender todas las partes del flujo de una interrupción. Entender el funcionamiento de un controlador externo de interrupciones. Objetivos R.Mitnik 2Arquitectura de Computadores

R.Mitnik Arquitectura de Computadores3 Índice Capítulo 4 : Unidad de Procesamiento Central (CPU) 4.1 Partes de la CPU. 4.2 Conjunto de Instrucciones y tipos de funcionalidad. 4.3 Ciclo de la Instrucción. 4.4 Diseño de una CPU básica. 4.5 Modos de direccionamiento. 4.6 Instrucciones en lenguaje de máquina. 4.7 Subrutinas y Manejo de Stack. 4.8 Interrupciones de software y hardware. 4.9 CISC/RISC.

R.Mitnik Arquitectura de Computadores4 Capítulo 4 : Unidad de Procesamiento Central (CPU) Interrupciones de software y hardware Son una forma de alterar externamente el flujo del programa Interrumpen el flujo para ejecutar otro código Pueden ocurrir en cualquier momento No se sabe a priori cuando van a ocurrir Duración del evento gatillante puede ser muy corto Necesitan ser atendidas muy pronto Interrupciones

R.Mitnik Arquitectura de Computadores5 Capítulo 4 : Unidad de Procesamiento Central (CPU) Usos: I/O Mejora la eficiencia por que no hay que hacer polling  Polling  overhead Asegura atención en el momento requerido  Exactitud Errores Ej. división por cero, Index out of range, page fault Error no previsto, puede ocurrir en cualquier momento. Timer Soporte para Sistema Operativo (task switching) Software Interrupciones de software y hardware

R.Mitnik Arquitectura de Computadores6 Capítulo 4 : Unidad de Procesamiento Central (CPU) Ej. Un computador, además de estar ejecutando programas, recibe datos por un puerto usb y los muestra en pantalla Espera activa no sirve Se queda pegado. Los otros programas no se siguen ejecutando. Polling es ineficiente Pueden ser muchos puertos. Estoy en otro loop y no reviso en el momento adecuado  se pierde el dato. Interrupciones Programa sigue corriendo y solo busca el dato cuando le “avisan” que llegó. Busca solo en el puerto que lo interrumpió. No importa donde esté en el código. Interrupciones de software y hardware

R.Mitnik Arquitectura de Computadores7 Capítulo 4 : Unidad de Procesamiento Central (CPU) Ej. ¿Qué pasa si estoy guardando un archivo muy pesado y muevo el mouse? Sin interrupciones: el puntero del mouse no se mueve a tiempo real Si el buffer está en la CPU se pierden los datos Si el buffer está en la tarjeta del mouse al terminar de guardar el archivo, se ejecutan todos los movimientos seguidos Con interrupciones se mueve de inmediato y normalmente Interrupciones de software y hardware

R.Mitnik Arquitectura de Computadores8 Capítulo 4 : Unidad de Procesamiento Central (CPU) Implementación en Hardware 1 Dispositivo: Teclado CPU int

R.Mitnik Arquitectura de Computadores9 Capítulo 4 : Unidad de Procesamiento Central (CPU) Implementación en Hardware 1 Dispositivo: Teclado Para “conversar” con el teclado sin interrupciones necesito: Conexión con el bus de datos Conexión con el bus de direcciones Para interrumpir necesito: Señal de interrupción A ti te hablo y esto te digo direcciones datos

R.Mitnik Arquitectura de Computadores10 Capítulo 4 : Unidad de Procesamiento Central (CPU) Teclado interrumpe CPU termina instrucción CPU pide datos al teclado Teclado entrega datos Sigue pidiendo hasta que no queden más datos CPU le dice que ya no siguen conversando EOI CPU vuelve a lo que estaba haciendo antes ISRISR Interrupt Service Routine Secuencia: Interrupciones de software y hardware

R.Mitnik Arquitectura de Computadores11 Capítulo 4 : Unidad de Procesamiento Central (CPU) Implementación en Hardware 2 Dispositivos: Teclado & Mouse CPU Int Controlador de interrupciones Int a

R.Mitnik Arquitectura de Computadores12 Capítulo 4 : Unidad de Procesamiento Central (CPU) Implementación en Hardware 2 Dispositivos: Teclado & Mouse Agregamos controlador que nos indica quien interrumpió ¿Por que no 2 líneas de int? No es escalable Pierde eficiencia CPU resuelve todo

CPU ejecuta ISR asociado al teclado R.Mitnik Arquitectura de Computadores13 Capítulo 4 : Unidad de Procesamiento Central (CPU) Teclado interrumpe CPU termina instrucción EOI al controlador Pasa a la siguiente interrupción Cuando se acaben … CPU vuelve a lo que estaba haciendo antes CPU pregunta quien interrumpió Controlador le responde por el bus de datos Implementación en Hardware

Teclado interrumpe CPU termina instrucción CPU pregunta quien interrumpió Controlador le responde por el bus de datos CPU vuelve a lo que estaba haciendo antes CPU ejecuta ISR asociado al teclado R.Mitnik Arquitectura de Computadores14 Capítulo 4 : Unidad de Procesamiento Central (CPU) EOI al controlador Pasa a la siguiente interrupción Cuando se acaben … Si no quiero que alguien interrumpa lo enmascaro Implementación en Hardware

R.Mitnik Arquitectura de Computadores15 Capítulo 4 : Unidad de Procesamiento Central (CPU) Implementación en Hardware 8 Dispositivos Agregamos controlador 8259 PIC (Programable Interrupt Controller) IMR: Interrupt Mask Register IRR: Interrupt Request Register ISR: In Service Register

Int Int a R.Mitnik Arquitectura de Computadores16 Capítulo 4 : Unidad de Procesamiento Central (CPU) CPU 8259 PIC IRQ0 IRQ1 IRQ7 ISRPriority solver IRRIMR Control Logic Data Bus Addr Bus Control Bus 8259 PIC Implementación en Hardware

CPU busca dirección de ISR en el vector de interrupciones Dispositivo interrumpe CPU termina instrucción CPU pregunta quien interrumpió Controlador le dice por bus de datos PIC pone valor de la interrupción en el bus de datos R.Mitnik Arquitectura de Computadores17 Capítulo 4 : Unidad de Procesamiento Central (CPU) Determinar enmascaramiento Resolver Prioridad Almacenar int a procesar EOI al controlador Pasa a la siguiente interrupción Cuando se acaben … CPU vuelve a lo que estaba haciendo antes PIC manda INTA PIC CPU ejecuta ISR asociado al teclado dispositivo IRQ0 IRQ1 IRQ2 IRQ3. Vector de interrupciones ISR IRQ3 Implementación en Hardware

CPU busca dirección de ISR en vector PIC interrumpe CPU termina instrucción CPU manda INTA PIC pone valor de la interrupción en el bus de datos R.Mitnik Arquitectura de Computadores18 Capítulo 4 : Unidad de Procesamiento Central (CPU) Determinar enmascaramiento Resolver Prioridad Almacenar int a procesar EOI al PIC Pasa a la siguiente interrupción Cuando se acaben … CPU vuelve a lo que estaba haciendo antes CPU ejecuta ISR asociado al dispositivo Implementación en Hardware

R.Mitnik Arquitectura de Computadores19 Capítulo 4 : Unidad de Procesamiento Central (CPU) Int Int a CPU 8259 PIC 0x20 IRQ0 IRQ1 IRQ PIC IRQ8 IRQ9 IRQ PIC 0xA0 Implementación en Hardware

Vector de interrupciones Contiene 256 direcciones 00  FF Cada dirección ocupa 4 bytes R.Mitnik Arquitectura de Computadores20 Capítulo 4 : Unidad de Procesamiento Central (CPU) CPU pide valor de interrupción PIC1: xxx xxx : IRQ0-7  08 – 0F PIC2: xxx xxx : IRQ8-15  70 – 77 CPU busca dirección de ISR en vector de interrupciones Implementación en Hardware

Vector de interrupciones x86 R.Mitnik Arquitectura de Computadores21 Capítulo 4 : Unidad de Procesamiento Central (CPU) Implementación en Hardware

Cuando el programa se interrumpe, antes de ejecutar el ISR correspondiente se debe: Terminar instrucción. Guardar: PC Registros Condition Codes o Status word R.Mitnik Arquitectura de Computadores22 Capítulo 4 : Unidad de Procesamiento Central (CPU) Implementación en Software Fetch ExeINT Sin int Con int int

Resumen Capítulo 4 : Unidad de Procesamiento Central (CPU) Interrupciones Qué son Usos Ventajas Secuencia de procesamiento de una interrupción Uso e importancia del PIC 8259 R.Mitnik 23Arquitectura de Computadores Resumen