[ Arquitectura de Computadores ] ORGANIZACIÓN DEL COMPUTADOR

Presentación del tema: "[ Arquitectura de Computadores ] ORGANIZACIÓN DEL COMPUTADOR"— Transcripción de la presentación:

1 [ Arquitectura de Computadores ] ORGANIZACIÓN DEL COMPUTADOR
Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación [ Arquitectura de Computadores ] ORGANIZACIÓN DEL COMPUTADOR IIC 2342 Semestre Domingo Mery Präsentation D.Mery Arquitectura de Computadores

2 [ Índice ] 3.1. Máquina de von Neumann 3.2 Unidad de control
3.3 Fetch, decodificación, ejecución 3.4 Conjunto de instrucciones 3.5 Programación en assembler 3.6 Formatos de instrucción 3.7 Modos de direccionamiento 3.8 Mecanismos de subrutinas 3.9 E/S e interrupciones D.Mery Arquitectura de Computadores Präsentation

3 [ Índice ] 3.1. Máquina de von Neumann 3.2 Unidad de control
3.3 Fetch, decodificación, ejecución 3.4 Conjunto de instrucciones 3.5 Programación en assembler 3.6 Formatos de instrucción 3.7 Modos de direccionamiento 3.8 Mecanismos de subrutinas 3.9 E/S e interrupciones D.Mery Arquitectura de Computadores Präsentation

4 Máquina von Neumann [ Organización ] Ejemplo:
1023 : 867 778 562 2 1 Ejemplo: ¿Cómo sumar el contenido de la posición 867 con el contenido de la posición 562 y almacenar el resultado en la posición 778? Memoria de 1024  8 D.Mery Arquitectura de Computadores Präsentation

5 Máquina von Neumann [ Organización ] + Ejemplo:
1023 : 867 778 562 2 1 Ejemplo: ¿Cómo sumar el contenido de la posición 867 con el contenido de la posición 562 y almacenar el resultado en la posición 778? + Memoria de 1024  8 D.Mery Arquitectura de Computadores Präsentation

6 Máquina von Neumann [ Organización ] Solución:
1023 : 867 778 562 2 1 Solución: Leer en la memoria la posición 867 output Decoder & Read/Write Memoria de 1024  8 Dirección 867 Read D.Mery Arquitectura de Computadores Präsentation

7 Máquina von Neumann [ Organización ] AC Solución:
1023 : 867 778 562 2 1 Solución: Leer en la memoria la posición 867 Almacenar lo leído en un registro externo output AC Decoder & Read/Write Memoria de 1024  8 D.Mery Arquitectura de Computadores Präsentation

8 Máquina von Neumann [ Organización ] AC Solución:
1023 : 867 778 562 2 1 Solución: Leer en la memoria la posición 867 Almacenar lo leído en un registro externo Leer en la memoria la posición 562 output AC Decoder & Read/Write Memoria de 1024  8 Dirección 562 Read D.Mery Arquitectura de Computadores Präsentation

9 Máquina von Neumann [ Organización ] sumador AC Solución:
1023 : 867 778 562 2 1 Solución: Leer en la memoria la posición 867 Almacenar lo leído en un registro externo Leer en la memoria la posición 562 Sumar lo leído con el registro externo output sumador AC Decoder & Read/Write Memoria de 1024  8 D.Mery Arquitectura de Computadores Präsentation

10 Máquina von Neumann [ Organización ] sumador Solución:
1023 : 867 778 562 2 1 Solución: Leer en la memoria la posición 867 Almacenar lo leído en un registro externo Leer en la memoria la posición 562 Sumar lo leído con el registro externo Almacenar la suma en la posición 778 input sumador Decoder & Read/Write Memoria de 1024  8 Dirección 778 Write D.Mery Arquitectura de Computadores Präsentation

11 Unidad de aritmética y lógica
[ Organización ] Máquina von Neumann 1023 : 867 778 562 2 1 Programa Solución general: Unidad de aritmética y lógica Unidad de control Decoder & Read/Write Memoria de 1024  8 D.Mery Arquitectura de Computadores Präsentation

12 Unidad de aritmética y lógica
[ Organización ] Máquina von Neumann 1023 : 867 778 562 2 1 Programa Solución general: El programa le da instrucciones a la Unidad Central. Ejemplo: significa leer en la memoria y almacenar la lectura en el registro AC de la ALU. Unidad de aritmética y lógica Unidad de control Decoder & Read/Write Memoria de 1024  8 D.Mery Arquitectura de Computadores Präsentation

13 Máquina von Neumann [ Organización ] Solución general:
1023 : 867 778 562 2 1 Programa Solución general: El programa le da instrucciones a la Unidad Central. Ejemplo: significa leer en la memoria y almacenar la lectura en el registro AC de la ALU. Unidad de aritmética y lógica Unidad de control Significa leer y almacenar en AC Decoder & Read/Write Memoria de 1024  8 D.Mery Arquitectura de Computadores Präsentation

14 Máquina von Neumann [ Organización ] Solución general:
1023 : 867 778 562 2 1 Programa Solución general: El programa le da instrucciones a la Unidad Central. Ejemplo: significa leer en la memoria y almacenar la lectura en el registro AC de la ALU. Unidad de aritmética y lógica Unidad de control Significa lo que se debe leer: = 867 Decoder & Read/Write Memoria de 1024  8 D.Mery Arquitectura de Computadores Präsentation

15 Unidad de aritmética y lógica
[ Organización ] Máquina von Neumann 1023 : 867 778 562 : Solución general: El programa le da instrucciones a la Unidad Central. Ejemplo: significa leer en la memoria y almacenar la lectura en el registro AC de la ALU. Unidad de aritmética y lógica Unidad de control Decoder & Read/Write Memoria de 1024  8 D.Mery Arquitectura de Computadores Präsentation

16 Máquina von Neumann [ Organización ] Principios:
Los datos y las instrucciones se almacenan en una sola memoria de lectura-escritura. Los contenidos de esta memoria se direccionan indicando su posición, sin considera el tipo del de dato contenido en la misma. La ejecución se produce siguiendo una secuencia de instrucción tras instrucción (a no se que dicha secuencia se modifique explícitamente). D.Mery Arquitectura de Computadores Präsentation

17 Máquina von Neumann [ Organización ] Estructura
D.Mery Arquitectura de Computadores Präsentation

18 Máquina von Neumann [ Organización ] 1000 x 40 bit words Binary number
Detalles 1000 x 40 bit words Binary number 2 x 20 bit instructions Palabra número Signo Palabra instrucción Codop Dirección Codop Dirección D.Mery Arquitectura de Computadores Präsentation

19 Máquina von Neumann [ Organización ] Detalles Palabra instrucción
Codop Dirección La parte codop (los primeros 8 bits) especifican cuál instrucción será ejecutada. La parte de la dirección (los 12 bits restantes) especifican cuál de las 1000 posiciones de memoria está implicada en la instrucción. Esta parte es denominada X. D.Mery Arquitectura de Computadores Präsentation

20 Máquina von Neumann [ Organización ] Set of registers (storage in CPU)
Detalles Set of registers (storage in CPU) Memory Buffer Register (MBR) Memory Address Register (MAR) Instruction Register (IR) Instruction Buffer Register (IBR) Program Counter (PC) Accumulator (AC) Multiplier Quotient (MQ) D.Mery Arquitectura de Computadores Präsentation

21 Máquina von Neumann [ Organización ] Detalles de la estructura
(CC) D.Mery Arquitectura de Computadores Präsentation

22 Máquina von Neumann [ Organización ] Detalles de la estructura MBR:
Memory Buffer Register Contiene una palabra que debe ser almacenada en la memoria, o es usado para recibir una palabra procedente de la memoria. (CC) D.Mery Arquitectura de Computadores Präsentation

23 Máquina von Neumann [ Organización ] Detalles de la estructura MAR:
Memory Adress Register Especifica la dirección en memoria de la palabra que va a ser escrita o leída en MBR. (CC) D.Mery Arquitectura de Computadores Präsentation

24 Máquina von Neumann [ Organización ] Detalles de la estructura IR:
Instruction Register Contiene los 8 bits del código de operación de la instrucción que se va a ejecutar. (CC) D.Mery Arquitectura de Computadores Präsentation

25 Máquina von Neumann [ Organización ] Detalles de la estructura IBR:
Instruction Buffer Register Empleado para almacenar temporalmente la instrucción contenida en la parte derecha de una palabra en memoria. (CC) D.Mery Arquitectura de Computadores Präsentation

26 Máquina von Neumann [ Organización ] Detalles de la estructura PC:
Program Counter Contiene la dirección de la próxima pareja de instrucciones que van a ser captadas de la memoria. (CC) D.Mery Arquitectura de Computadores Präsentation

27 Máquina von Neumann [ Organización ] Detalles de la estructura
AC y MQ: Accumulator y Multiplier Quotient Se emplean para almacenar operandos y resultados de operaciones de la ALU temporalmente. Por ejemplo, el resultado de multiplicar dos números de 40 bits es un número de 80 bits; los 40 bits más significativos se almacenan en AC y los menos significativos se almacenan en MQ. (CC) D.Mery Arquitectura de Computadores Präsentation

28 Máquina von Neumann [ Organización ]
INSTRUCCIONES DE TRANSFERENCIA DE DATOS: Se transfieren datos entre la memoria y los registros de la ALU o entre dos registros de la ALU. Codop Instrucción Descripción LOAD MQ Transferir el contenido del registro MQ a AC LOAD MQ,M(X) Transferir el contenido de la posición de memoria X a MQ STOR M(X) Transferir el contenido de AC a la posición de memoria X LOAD M(X) Transferir M(X) a AC LOAD –M(X) Transferir –M(X) a AC LOAD |M(X)| Transferir |M(X)| a AC D.Mery Arquitectura de Computadores Präsentation

29 Máquina von Neumann [ Organización ]
INSTRUCCIONES DE SALTO INCONDICIONAL: Normalmente, la unidad de control ejecuta instrucciones secuencialmente en la memoria. Las instrucciones de salto pueden cambiar este orden (ej. Operaciones repetitivas). Codop Instrucción Descripción JUMP M(X,8:19) Saltar a la instrucción indicada por la mitad izquierda de M(X) JUMP M(X,28:39) Saltar a la instrucción indicada por la mitad derecha de M(X) D.Mery Arquitectura de Computadores Präsentation

30 Máquina von Neumann [ Organización ]
INSTRUCCIONES DE SALTO CONDICIONAL: El salto depende de una condición, esto permite puntos de decisión. Codop Instrucción Descripción JUMP +M(X,8:19) Si AC ≥ 0 saltar a la instrucción indicada por la mitad izquierda de M(X) JUMP +M(X,28:39) Si AC ≥ 0 saltar a la instrucción indicada por la mitad derecha de M(X) D.Mery Arquitectura de Computadores Präsentation

31 Máquina von Neumann [ Organización ] INSTRUCCIONES DE ARITMÉTICA:
Son las operaciones realizadas por la ALU. Codop Instrucción Descripción ADD M(X) AC  AC + M(X) ADD |M(X)| AC  AC + |M(X)| SUB M(X) AC  AC - M(X) SUB |M(X)| AC  AC - |M(X)| MUL M(X) [AC][MQ]  AC  M(X) DIV M(X) [AC][MQ]  AC ÷ M(X) LSH AC  AC  2 RSH AC  AC ÷ 2 D.Mery Arquitectura de Computadores Präsentation

32 Máquina von Neumann [ Organización ] INSTRUCCIONES DE ARITMÉTICA:
Son las operaciones realizadas por la ALU. Codop Instrucción Descripción ADD M(X) AC  AC + M(X) ADD |M(X)| AC  AC + |M(X)| SUB M(X) AC  AC - M(X) SUB |M(X)| AC  AC - |M(X)| MUL M(X) [AC][MQ]  AC  M(X) DIV M(X) [AC][MQ]  AC ÷ M(X) LSH AC  AC  2 RSH AC  AC ÷ 2 ¿Cómo se implementan por hardware? D.Mery Arquitectura de Computadores Präsentation

33 Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos shift register a la derecha = divisioón entre dos D Q D Q D Q D Q CK CK CK CK D.Mery Arquitectura de Computadores Präsentation

34 Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos shift register a la izquierda = multiplicación por dos D Q D Q D Q D Q CK CK CK CK D.Mery Arquitectura de Computadores Präsentation

35 Máquina von Neumann [ Organización ]
INSTRUCCIONES DE MODIFICACIÓN DE DIRECCIONES: Permite que la ALU haga operaciones con las direcciones y las inserte en instrucciones almacenadas en memoria. Esto permite una considerable flexibilidad de direccionamiento en un programa. Codop Instrucción Descripción STOR M(X,8:19) Reemplazar el campo de dirección de la izquierda de M(X) por los 12 bits de la derecha de AC. STOR M(X,28:39) Reemplazar el campo de dirección de la derecha de M(X) por los 12 bits de la derecha de AC. D.Mery Arquitectura de Computadores Präsentation

36 Máquina von Neumann [ Organización ] Ejercicio:
Escribir un programa que sume el número almacenado en la posición 867 más el número almacenado en la posición 562. El resultado de la suma (sin considerar acarreo) se debe almacenar en la posición 778. D.Mery Arquitectura de Computadores Präsentation

37 Máquina von Neumann [ Organización ] Ejercicio:
Escribir un programa que sume el número almacenado en la posición 867 más el número almacenado en la posición 562. El resultado de la suma (sin considerar acarreo) se debe almacenar en la posición 778. LOAD M(867) % transfiere el contenido de 867 a AC ADD M(562) % AC  AC + M(562) STOR M(778) % transfiere AC a la memoria 778 D.Mery Arquitectura de Computadores Präsentation

38 Máquina von Neumann [ Organización ] Ejercicio:
Escribir un programa que sume el número almacenado en la posición 867 más el número almacenado en la posición 562. El resultado de la suma (sin considerar acarreo) se debe almacenar en la posición 778. LOAD M(867) % transfiere el contenido de 867 a AC ADD M(562) % AC  AC + M(562) STOR M(778) % transfiere AC a la memoria 778 D.Mery Arquitectura de Computadores Präsentation

39 Máquina von Neumann [ Organización ] ¿Cómo se almacena el programa?
LOAD M(867) ADD M(562) STOR M(778) D.Mery Arquitectura de Computadores Präsentation

40 Máquina von Neumann [ Organización ] Ejercicio:
Escribir un programa que divida el número almacenado en la posición 867 por 8. El resultado de la división (sin considerar el resto ni la parte fraccionaria) se debe almacenar en la posición 778. D.Mery Arquitectura de Computadores Präsentation

41 Máquina von Neumann [ Organización ] Ejercicio:
Escribir un programa que divida el número almacenado en la posición 867 por 8. El resultado de la división (sin considerar el resto ni la parte fraccionaria) se debe almacenar en la posición 778. LOAD M(867) % transfiere el contenido de 867 a AC RSH % divide el acumulador entre dos STOR M(778) % transfiere AC a la memoria 778 D.Mery Arquitectura de Computadores Präsentation

42 Máquina von Neumann [ Organización ] Ejercicio:
Escribir un programa que compare el número almacenado en la posición 867 con el número almacenado en la posición 562. Si el primero es menor que el segundo copiar el contenido de la memoria 500 en la memoria 501, de lo contrario se almacena en 501 el contenido de 867 menos el contenido de 562. D.Mery Arquitectura de Computadores Präsentation

43 Máquina von Neumann [ Organización ] Ejercicio:
Escribir un programa que compare el número almacenado en la posición 867 con el número almacenado en la posición 562. Si el primero es menor que el segundo copiar el contenido de la memoria 500 en la memoria 501, de lo contrario se almacena en 501 el contenido de 867 menos el contenido de 562. 1. LOAD M(867) % transfiere el contenido de 867 a AC 2. SUB M(562) % AC  AC - M(562) 3. JUMP +M(3,28:39) % salta si AC ≥ 0 (i.e. M(867)≥ M(562)) 4. LOAD M(500) % transfiere el contenido de 500 a AC 5. STOR M(501) % transfiere AC a la memoria 501 En la posición derecha de 3 debe estar almacenado 5, de esta manera la tercera instrucción salta a la dirección 5 si AC ≥ 0. D.Mery Arquitectura de Computadores Präsentation

44 [ Índice ] 3.1 Máquina de von Neumann 3.2 Unidad de control
3.3 Fetch, decodificación, ejecución 3.4 Conjunto de instrucciones 3.5 Programación en assembler 3.6 Formatos de instrucción 3.7 Modos de direccionamiento 3.8 Mecanismos de subrutinas 3.9 E/S e interrupciones D.Mery Arquitectura de Computadores Präsentation

45 Unidad de control [ Organización ] Computador periféricos Unidad
Central de Proceso CPU Memoria Principal Sistema de interconexión Computador Entrada Salida Líneas de comunicación D.Mery Arquitectura de Computadores Präsentation

46 Unidad de control [ Organización ] Ejemplo: Bus de Direcciones
Bus de Control Memoria CPU Periféricos Principal Memoria Secundaria Bus de Datos D.Mery Arquitectura de Computadores Präsentation

47 Unidad de control [ Organización ] Ejemplo:
D.Mery Arquitectura de Computadores Präsentation

48 Unidad de control [ Organización ] CPU Computer Unidad Aritmética y
Lógica I/O Registros System Bus CPU Interconexión Interna de la CPU Memory Unidad de Control D.Mery Arquitectura de Computadores Präsentation

49 Unidad de control [ Organización ] Unidad de Control CPU Lógica
Secuencial ALU Control Unit Internal Bus Unidad de control de registros y decodificadores Registers Memoria de control D.Mery Arquitectura de Computadores Präsentation

50 Unidad de control [ Organización ]
CPU Lógica Secuencial ALU La unidad de control controla el funcionamiento de la CPU: controla las transferencias de datos desde hacia la CPU y controla la ALU. Control Unit Internal Bus Unidad de control de registros y decodificadores Registers Memoria de control D.Mery Arquitectura de Computadores Präsentation

51 Unidad de control [ Organización ] Función de la unidad de control:
Para cada instrucción hay un único código que ejecutará esa instrucción. Acepta la instrucción y genera las señales de control necesarias para que la instrucción se ejecute. D.Mery Arquitectura de Computadores Präsentation

52 Unidad de control [ Organización ] Función de la unidad de control:
Para cada instrucción hay un único código que ejecutará esa instrucción. Acepta la instrucción y genera las señales de control necesarias para que la instrucción se ejecute. Se activa sólo una salida codop decoder D.Mery Arquitectura de Computadores Präsentation

53 Unidad de control [ Organización ] Componentes del computador:
D.Mery Arquitectura de Computadores Präsentation

54 Unidad de control [ Organización ] Tareas de la CPU:
Captar instrucción: la CPU lee una instrucción de la memoria. Interpretar instrucción: la instrucción se decodifica para determinar qué acción es necesaria. Captar datos: la ejecución de una instrucción puede exigir leer datos de la memoria o de un módulo I/O. Procesar datos: en la ejecución se puede exigir llevar a cabo alguna operación aritmética o lógica con los datos. Escribir datos: los resultados de la ejecución pueden exigir escribir datos en la memoria o en un módulo I/O. D.Mery Arquitectura de Computadores Präsentation

55 Unidad de control [ Organización ] Registros ALU Unidad de Control
Bus de datos Bus de direcciones Bus de control Bus del sistema D.Mery Arquitectura de Computadores Präsentation

56 Unidad de control [ Organización ]
Un procesador incluye registros visibles para el usuario y registros de control/estado. Registros visibles: pueden referenciarse en las instrucciones de máquina. pueden ser: Uso general Datos Direcciones Códigos de condición D.Mery Arquitectura de Computadores Präsentation

57 Unidad de control [ Organización ]
¿cuántos registros de propósito general? Óptimo entre 8 y 32 Si hay muy pocos registros entonces se necesitan demasiados accesos a memoria. Más registros no reducen considerablemente las referencias a memoria y hace la CPU más compleja. D.Mery Arquitectura de Computadores Präsentation

58 Unidad de control [ Organización ]
¿De cuántos bits deben ser los registros? Deben ser de un número suficiente tal que se puedan manejar las direcciones a memoria. Además deben ser capaces de manejar una palabra completa. A veces se combinan dos registros para conformar uno solo. D.Mery Arquitectura de Computadores Präsentation

59 Unidad de control [ Organización ]
Ejemplos de organización de registros: D.Mery Arquitectura de Computadores Präsentation

60 Unidad de control [ Organización ]
Un procesador incluye registros visibles para el usuario y registros de control/estado. Registros de control y estado: se usan para controlar el funcionamiento de la CPU: PC = program counter: contiene la dirección de la instrucción a captar IR = instruction register: contiene la última instrucción captada MAR = memory address register: contiene la dirección de una posición de memoria MBR = memory buffer register: contiene la palabra de datos a escribir en memoria, o la palabra leída más recientemente D.Mery Arquitectura de Computadores Präsentation

61 Unidad de control [ Organización ]
Un procesador incluye registros visibles para el usuario y registros de control/estado. Registros de control y estado: Adicionalmente se cuenta con PSW = program status word: Signo: contiene le bit de signo del resultado de última operación Cero: puesto a uno cuando el resultado es 0 Acarreo: puesto a uno si en la suma hay acarreo o en la resta hay un adeudo del bit más significativo Igual: puesto a uno si el el resultado de una comparación lógica es la igualdad Desbordamiento: Usado para indicar desbordamiento aritmético D.Mery Arquitectura de Computadores Präsentation

62 Unidad de control [ Organización ]
Un procesador incluye registros visibles para el usuario y registros de control/estado. Registros de control y estado: Adicionalmente se cuenta con PSW = program status word: (cont…) Interrupciones: usado para permitir o inhabilitar interrupciones Supervisor: indica si la CPU funciona en modo supervisor o usuario. Únicamente en modo supervisor se pueden ejecutar ciertas instrucciones privilegiadas y se puede acceder a ciertas áreas de memoria D.Mery Arquitectura de Computadores Präsentation

63 [ Índice ] 3.1 Máquina de von Neumann 3.2 Unidad de control
3.3 Fetch, decodificación, ejecución 3.4 Conjunto de instrucciones 3.5 Programación en assembler 3.6 Formatos de instrucción 3.7 Modos de direccionamiento 3.8 Mecanismos de subrutinas 3.9 E/S e interrupciones D.Mery Arquitectura de Computadores Präsentation

64 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe 1. Recuperar la siguiente instrucción desde memoria (apuntada por el program counter) y luego incrementar el program counter. 2. Decodificar el patrón de bits en el registro de instrucción IR 3. Ejecutar la instrucción indicada en el registro de instrucción IR Ciclo de instrucción D.Mery Arquitectura de Computadores Präsentation

65 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe Ciclo fetch (captación): FUNCION: Lleva la siguiente instrucción de la memoria a la CPU El program counter tiene la dirección de la siguiente instrucción. El procesador capta la instrucción de la memoria direccionada por el PC. Se incremente PC en 1. El código de la instrucción se carga en IR. D.Mery Arquitectura de Computadores Präsentation

66 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe Ciclo decode (decodificación): FUNCION: Decodifica los bits presentes en IR Interpreta el código de operación. D.Mery Arquitectura de Computadores Präsentation

67 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe Ciclo execution (ejecución): FUNCION: Ejecuta la instrucción. Procesador-memoria: transferencia CPU ↔ memoria Procesador-I/O: transferencia CPU ↔ módulo I/O Procesamiento de datos: operaciones aritméticas o lógicas Control: cambio de secuencias (eje: JUMP), etc. Combinación de las anteriores D.Mery Arquitectura de Computadores Präsentation

68 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe 1. El PC contiene el valor 300. Se carga esta instrucción en IR (esto implica el uso de MAR y MBR) Ejemplo: D.Mery Arquitectura de Computadores Präsentation

69 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe 2. Los primeros 4 bits de IR (“1”) indican que el acumulador AC se va a cargar con un dato de la memoria. Los restantes 12 bits especifican la dirección (es decir “940”). Ejemplo: D.Mery Arquitectura de Computadores Präsentation

70 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe 3. El registro de PC se incrementa y se capta la siguiente instrucción. Ejemplo: D.Mery Arquitectura de Computadores Präsentation

71 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe 4. Los primeros 4 bits (“5”) indican que la instrucción es de suma entre el acumulador y una memoria. Los siguientes 12 bits indican la dirección de memoria (“941”). El contenido de AC y el de la posición 941 se suman y el resultado se almacena en AC. Ejemplo: D.Mery Arquitectura de Computadores Präsentation

72 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe 5. El registro PC se incrementa en 1 y se capta la siguiente instrucción. Ejemplo: D.Mery Arquitectura de Computadores Präsentation

73 Ciclos fetch, decode, exe
[ Organización ] Ciclos fetch, decode, exe 6. Los primeros 4 bits indican (“2”) que el acumulador se debe almacenar en una memoria. Los siguientes 12 bits indican la dirección de la memoria (“941”). El contenido de AC se almacena en la posición 941. Ejemplo: D.Mery Arquitectura de Computadores Präsentation

74 ¿Cuántos ciclos de instrucción se necesitan?
[ Organización ] Ciclos fetch, decode, exe ¿Cuántos ciclos de instrucción se necesitan? D.Mery Arquitectura de Computadores Präsentation

75 ¿Cuántos ciclos de instrucción se necesitan?
[ Organización ] Ciclos fetch, decode, exe ¿Cuántos ciclos de instrucción se necesitan? R/. Tres D.Mery Arquitectura de Computadores Präsentation

76 [ Índice ] 3.1 Máquina de von Neumann 3.2 Unidad de control
3.3 Fetch, decodificación, ejecución 3.4 Conjunto de instrucciones 3.5 Programación en assembler 3.6 Formatos de instrucción 3.7 Modos de direccionamiento 3.8 Mecanismos de subrutinas 3.9 E/S e interrupciones D.Mery Arquitectura de Computadores Präsentation

77 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones Las instrucciones de una CPU a otra difieren bastante, sin embargo en todas las CPU se puede encontrar el siguiente conjunto de instrucciones: 1.- Instrucciones de transferencias de datos 2.- Instrucciones aritméticas 3.- Instrucciones lógicas 4.- Control de flujo 5.- Entrada / Salida D.Mery Arquitectura de Computadores

78 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 1.- Instrucciones de transferencias de datos MOVE transferir registros en la CPU STORE registro → memoria LOAD memoria → registro CLEAR pone un registro en ceros SET pone un registro en unos PUSH introduce en la pila POP extrae en la pila D.Mery Arquitectura de Computadores

79 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 1.- Instrucciones de transferencias de datos Acciones: Transfiere datos de una posición a otra. Si se implica a la memoria: determina la dirección de la memoria inicia lectura/escritura en memoria D.Mery Arquitectura de Computadores

80 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 2.- Instrucciones aritméticas ADD suma dos operandos SUBSTRACT resta dos operandos MULTIPLY multiplica dos operandos DIVIDE divide dos operandos ABSOLUTE calcula valor absoluto del operando NEGATE cambia el signo del operando INCREMENTE sube en 1 el operando DECREMENTE baja en 1 el operando D.Mery Arquitectura de Computadores

81 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 2.- Instrucciones aritméticas Acciones: Puede implicar transferencias de datos, antes y/o después. Realiza la operación en la ALU Actualiza códigos e indicadores de condición. D.Mery Arquitectura de Computadores

82 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 3.- Instrucciones lógicas AND Y lógico bit a bit OR O lógico bit a bit NOT no lógico bit a bit XOR o exclusivo lógico bit a bit TEST evalúa condiciones COMPARE comparación de dos operandos SHIFT desplazamiento izquierda o derecha ROTATE desplazamiento cíclico D.Mery Arquitectura de Computadores

83 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 3.- Instrucciones lógicas Acciones: Puede implicar transferencias de datos, antes y/o después. Realiza la operación en la ALU Actualiza códigos e indicadores de condición. D.Mery Arquitectura de Computadores

84 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 4.- Control de flujo JUMP salto incondicional JUMP CON salto condicional JUMP SUB salto a subrutina RETURN retorno de subrutina SKIP incrementa PC en 1 SKIP CON incremento condicional de PC en 1 HALT detiene la ejecución del programa WAIT detiene la ejecución hasta una condición NOP no ejecuta operación alguna D.Mery Arquitectura de Computadores

85 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 4.- Control de flujo Acciones: Actualiza el contador de programa. En el caso de llamadas y retornos de subrutinas, gestiona la transferencia y enlace de parámetros. D.Mery Arquitectura de Computadores

86 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 5.- Entrada / salida INPUT transferir I/O → memoria o registro OUTPUT transferir memoria o registro → I/O START I/O inicializa dispositivo I/O TEST I/O transfiere información de estado de I/O D.Mery Arquitectura de Computadores

87 Conjunto de instrucciones
[ Organización ] Conjunto de instrucciones 5.- Entrada / salida Acciones: Cursa una orden a un módulo de E/S En el caso de E/S asignada en memoria, determina la dirección de memoria correspondiente. D.Mery Arquitectura de Computadores

88 Algunas instrucciones del Z-80
[ Organización ] Instrucciones Algunas instrucciones del Z-80 LD A, (dirección) carga el contenido de la memoria 'dirección' en el registro A LD A, valor carga 'valor' en el registro A LD (dirección), A carga el contenido del registro A en la memoria apuntada por 'dirección' LD B, A carga el contenido del registro A en el registro B LD HL, valor carga 'valor' en el registro HL NOTA: En el Z-80, los registros A y B son de un byte, el registro HL es de dos bytes y las direcciones son de 16 bits. D.Mery Arquitectura de Computadores Präsentation

89 Algunas instrucciones del Z-80
[ Organización ] Instrucciones Algunas instrucciones del Z-80 NOTA: En el Z-80, los registros A y B son de un byte, el registro HL es de dos bytes y las direcciones son de 16 bits. ADD A, B carga en A los 8 bits menos significativos de la suma A + B SUB B carga en A los 8 bits menos significativos de la resta A - B ADD (HL) carga en A los 8 bits menos significativos de la suma de A con el contenido de la memoria que apunta el registro HL INC HL incrementa en 1 el registro HL INC A incrementa en 1 el registro A INC B incrementa en 1 el registro B DEC A decrementa en 1 el registro A DEC B decrementa en 1 el registro B DEC HL decrementa en 1 el registro HL JP NZ, label el programa salta a la dirección 'label' si la última operación aritmética no es cero D.Mery Arquitectura de Computadores Präsentation

90 Instrucciones [ Organización ] Examen de licenciatura 2004-2:
Escriba un programa en ensamblador Z-80 que calcule el checksum de un vector de 256 bytes ubicado en las direcciones de memoria 0800h a 08FFh. El checksum calculado debe ser una palabra de 8 bits correspondiente al byte menos significativo de la suma de los 256 bytes del vector. El programa además debe comparar el checksum calculado con el checksum verdadero que se encuentra almacenado en la dirección 0900h. Si ambos valores son iguales, se debe escribir el byte 00h en la dirección de memoria 0A00h. Si ambos valores son distintos, se debe escribir en la dirección de memoria 0A00h los 8 bits menos significativos de la diferencia 'checksum verdadero menos checksum calculado'. D.Mery Arquitectura de Computadores Präsentation

91 Instrucciones [ Organización ] Solución LD HL,0800H LD A,00H LD B,A
LOOP ADD (HL) INC HL DEC B JP NZ,LOOP LD A,(0900H) SUB B LD (0A00H),A D.Mery Arquitectura de Computadores Präsentation

92 [ Índice ] 3.1 Máquina de von Neumann 3.2 Unidad de control
3.3 Fetch, decodificación, ejecución 3.4 Conjunto de instrucciones 3.5 Programación en assembler 3.6 Formatos de instrucción 3.7 Modos de direccionamiento 3.8 Mecanismos de subrutinas 3.9 E/S e interrupciones D.Mery Arquitectura de Computadores Präsentation

93 Modos de direccionamiento
[ Organización ] Modos de direccionamiento Una instrucción tiene “operandos”: Ej: ADD A,(940) %( A = A + (940)) Los operandos son A y el contenido de 940. D.Mery Arquitectura de Computadores Präsentation

94 Modos de direccionamiento
[ Organización ] Modos de direccionamiento Una instrucción tiene “operandos”: Ej: ADD A,(940) %( A = A + (940)) Los operandos son A y el contenido de 940. ¿Cómo se pueden referenciar los operandos? R/. Con los modos de direccionamiento. D.Mery Arquitectura de Computadores Präsentation

95 Modos de direccionamiento
[ Organización ] Modos de direccionamiento Instrucción Instrucción Opcode Número (N) D.Mery Arquitectura de Computadores Präsentation

96 Modos de direccionamiento
[ Organización ] Modos de direccionamiento Inmediato Directo (o absoluto) Indirecto Registro Indirecto con registro Desplazamiento (Indexado) D.Mery Arquitectura de Computadores Präsentation

97 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 1. Inmediato Instruction Opcode Operand D.Mery Arquitectura de Computadores Präsentation

98 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 1. Inmediato Operando es parte de la instrucción Operando = N Ej: ADD 5 Suma 5 al acumulador 5 es un operando No hay referencia adicional a memoria Rápido Rango limitado D.Mery Arquitectura de Computadores Präsentation

99 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 2. Directo (o absoluto) Instruction Opcode Address A Memory Operand D.Mery Arquitectura de Computadores Präsentation

100 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 2. Directo (o absoluto) El operando está en la dirección referenciada por N Operando = (N) Ej: ADD (941) %A = A + (941) Hay sólo un acceso a la memoria D.Mery Arquitectura de Computadores Präsentation

101 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 3. Indirecto Instruction Opcode Address A Memory Pointer to operand Operand D.Mery Arquitectura de Computadores Präsentation

102 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 3. Indirecto Operando está en la memoria que direcciona la memoria direccionada por N Operando = ((N)) Existe acceso múltiple a la memoria para encontrar el operando Este direccionamiento es muy lento D.Mery Arquitectura de Computadores Präsentation

103 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 4. Registro Instruction Opcode Register Address R Registers Operand D.Mery Arquitectura de Computadores Präsentation

104 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 4. Registro El operando es un registro de la CPU Operando = Registro indicado por N, RN Número limitado de registros Instrucción rápida Instrucción corta No acceso a memoria Espacio de direcciones limitado D.Mery Arquitectura de Computadores Präsentation

105 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 5. Indirecto con registro Instruction Opcode Register Address R Memory Registers Pointer to Operand Operand D.Mery Arquitectura de Computadores Präsentation

106 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 5. Indirecto con registro El operando está en la memoria direccionada por un registro. Operando = (RN) Hay un acceso menos a memoria que en direccionamiento indirecto D.Mery Arquitectura de Computadores Präsentation

107 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 6. Desplazamiento Instruction Opcode Register R Address A Memory Registers Pointer to Operand + Operand D.Mery Arquitectura de Computadores Präsentation

108 Modos de direccionamiento
[ Organización ] Modos de direccionamiento 6. Desplazamiento El número N de la instrucción se parte en 2: una parte N1 indica un registro y otra indica una dirección N2 Operando = (RN1 + N2) D.Mery Arquitectura de Computadores Präsentation

109 Instrucciones 68000 [ Organización ]
D.Mery Arquitectura de Computadores Präsentation

110 Instrucciones 68000 [ Organización ]
Formato de las instrucciones del 68000: Label nemotécnico[.S] operando1,[operando2] Dirección Instrucción Operandos Longitud de los operandos B = byte W = word L = large word D.Mery Arquitectura de Computadores Präsentation

111 Instrucciones 68000 [ Organización ]
Formato de las instrucciones del 68000: Label nemotécnico[.S] operando1,[operando2] INICIO MOVE.B D3,D4 Copia el byte menos significativo de D3 en D4 D.Mery Arquitectura de Computadores Präsentation

112 Instrucciones 68000 [ Organización ]
Formato de las instrucciones del 68000: Label nemotécnico[.S] operando1,[operando2] INICIO MOVE.B D3,D4 Copia el byte menos significativo de D3 en D4 WARNING: En el la sintaxis es al revés que otros Procesadores. Esta instrucción significa que Datos de D3 se copian en D4 y NO VICEVERSA!! D.Mery Arquitectura de Computadores Präsentation

113 Instrucciones 68000 [ Organización ]
Formato de las instrucciones del 68000: Label nemotécnico[.S] operando1,[operando2] Para usar números: % binario $ hexagesimal Ejemplo: ADD.W % ,D2 MOVE.L #$18,D6 D.Mery Arquitectura de Computadores Präsentation

114 Instrucciones 68000 [ Organización ] LA MEMORIA
La memoria principal de este computador está formada por celdas de un byte (8 bits), que constituyen la unidad básica de lectura o escritura, identificándose mediante una dirección. Los procesos de lectura y escritura pueden realizarse con varias celdas consecutivas simultáneamente, debiendo indicar el procesador a la memoria principal dos parámetros, la dirección de la primera celda de memoria y la longitud de la información a la que se desea acceder. Siendo esta longitud de: [B] un byte [W] dos bytes (una palabra) o [L] cuatro bytes (palabra larga). D.Mery Arquitectura de Computadores Präsentation

115 Instrucciones 68000 [ Organización ] LA MEMORIA 8 bits 500 B W 501 L
502 503 504 D.Mery Arquitectura de Computadores Präsentation

116 Instrucciones 68000 [ Organización ] LA MEMORIA (cont.)
El tamaño máximo de la memoria viene determinado por el número de bits de los registros de direcciones que tiene el procesador, siendo en el caso del Motorola de 32 bits pero, debido a limitaciones en el montaje sólo pueden utilizarse 24 como máximo, desde 0 hasta FFFFFF . El procesador puede leer y escribir información de diferentes tamaños, existiendo una norma para almacenar las palabras (W) y las palabras largas (L), y siendo esta la de comenzar por el byte más significativo. Existen 7 registros de direcciones y son: A0, A1, A2, A3, A4, A5 y A6, siendo éstos de 32 bits aunque sólo pudiendose utilizar 24 bits para direccionar como antes se ha mencionado. D.Mery Arquitectura de Computadores Präsentation

117 Instrucciones 68000 [ Organización ] LA MEMORIA 8 bits 8 bits 8 bits
500 0F 09 08 501 A4 34 502 AF 503 C0 504 Almacenamiento de $0F en 500 (Byte) Almacenamiento de $09A4 en 500 (Word) Almacenamiento de $0834AFC0 en 500 (Large) D.Mery Arquitectura de Computadores Präsentation

118 Instrucciones 68000 [ Organización ] REGISTROS DE DATOS
El Motorola consta de 8 registros de datos, que son D0, D1, D2, D3, D4, D5, D6 y D7. Cada uno consta de 32 bits. En muchas instrucciones existe la posibilidad de especificar el tamaño del dato, indicándose este mediante el sufijo S (B, W y L), que va añadido al nemotécnico de la instrucción. La forma en que se almacenan los datos en los registros, viene dada por su longitud, ya que como ésta es variable, irán ocupándolos de izquierda a derecha empezando por el bit menos significativo del registro. D.Mery Arquitectura de Computadores Präsentation

119 Instrucciones 68000 [ Organización ] Para recordar: % binario
MODOS DE DIRECCIONAMIENTO   Existen cuatro modos de direccionamiento: 1.- Direccionamiento inmediato: almacena el operando precedido del símbolo # en el registro indicado. Ejemplo: MOVE.L #$18,D6 Significa: D6.L  $18 Para recordar: % binario $ hexagesimal D.Mery Arquitectura de Computadores Präsentation

120 Instrucciones 68000 [ Organización ] Para recordar: % binario
MODOS DE DIRECCIONAMIENTO (cont...) 2.- Direccionamiento directo o absoluto: almacena el operando que está en la dirección de memoria especificada en el registro de datos indicado. Ejemplo: ADD.W % ,D2 suma la palabra que está en la dirección de memoria indicada, a D2. Significa: D2.W  D2.W + (% ) Para recordar: % binario $ hexagesimal D.Mery Arquitectura de Computadores Präsentation

121 Instrucciones 68000 [ Organización ]
MODOS DE DIRECCIONAMIENTO (cont...) 3.- Direccionamiento mediante registro: apunta a la dirección del registro donde está el dato. Ejemplo: MOVE.B D3,D4 copia el contenido del registro D3 (byte) a D4. Significa: D4.B  D3.B D.Mery Arquitectura de Computadores Präsentation

122 Instrucciones 68000 [ Organización ]
MODOS DE DIRECCIONAMIENTO (cont...)   4.- Direccionamiento relativo a registro: Direccionamiento mediante registro normal: se da la dirección del registro donde está la dirección del dato. El nombre del registro se escribe entre paréntesis. Ejemplo: ADD.B (A0),D6 suma el contenido de la posición de memoria (byte) cuya dirección está en A0 al registro D6, guardando el resultado en este último. Significa: D6.B  D6.B + (A0) D.Mery Arquitectura de Computadores Präsentation

123 Instrucciones 68000 [ Organización ]
MODOS DE DIRECCIONAMIENTO (cont...)   4.- Direccionamiento relativo a registro: Direccionamiento relativo a registro con posincremento: incrementa en una cantidad de memoria, según sea el tamaño del operando (1 para B, 2 para W y 4 para L), después de traer el contenido de la posición de memoria indicada por el registro de direcciones. Ejemplo: MOVE.W (A0)+,D0 copia en D0 el contenido de la posición de memoria direccionada por A0 y luego incrementa en 2 el contenido de A0. Significa: D0.W  (A0) A0  A0 + 2 D.Mery Arquitectura de Computadores Präsentation

124 Instrucciones 68000 [ Organización ]
MODOS DE DIRECCIONAMIENTO (cont...)   4.- Direccionamiento relativo a registro: c) Direccionamiento relativo a registro con predecremento: Decrementa en una cantidad de memoria, según sea el tamaño del operando, el registro de direcciones y trae despues el contenido de la posición de memoria cuya dirección es el nuevo valor de dicho registro. Ejemplo: MOVE.B  -(A0),D0 decrementa en uno el contenido del registro A0 y luego copia en D0 el contenido de la nueva posición de memoria direccionada por A0. Significa: A0  A0 – 1 D0.B  (A0) D.Mery Arquitectura de Computadores Präsentation

125 Instrucciones 68000 [ Organización ]
MODOS DE DIRECCIONAMIENTO (cont...)   4.- Direccionamiento relativo a registro: d) Direccionamiento relativo a registro con desplazamiento: El contenido de la posición de memoria cuya dirección viene dada por la suma del valor del registro de direcciones y una cantidad fija denominada desplazamiento, pudiendo ser este positivo o negativo y su valor viene condiciondo por el tamaño del operando. Ejemplo: MOVE.L 6(A0),D1 copia en el registro D1 el contenido de la posición de memoria cuya dirección viene dada por la suma de 6 multiplicado por 4(L) al contenido de A0. Significa: D1.L  (A0 + 6×4) D.Mery Arquitectura de Computadores Präsentation

126 Instrucciones 68000 [ Organización ]
MODOS DE DIRECCIONAMIENTO (cont...)   4.- Direccionamiento relativo a registro: e) Direccionamiento relativo a registro con índice: Este modo de direccionamiento es la extensión natural del anterior, ya que permite usar desplazamientos variables, utilizando como desplazamiento el resultado de sumar un número fijo al contenido de un registro de datos denominado registro índice. Ejemplo: MOVE.B 4(A0,D1), D0 copia en el registro D0 el contenido de la posición de memoria cuya dirección es el resultado de sumar el número 4, el contenido del registro A0 y el contenido del registro D1. Este modo de direccionamiento no altera el registro de direcciones ni el registro índice. Significa: D0.B  (4+A0+D1) D.Mery Arquitectura de Computadores Präsentation

127 Instrucciones 68000 [ Organización ]
MODOS DE DIRECCIONAMIENTO (cont...)   4.- Direccionamiento relativo a registro: f) Direccionamiento relativo al contador de programa con desplazamiento: Cuando es necesario hacer referencia a un operando relativo a la posición de la proxima instrucción que va a ser ejecutada. Ejemplo: MOVE.B 24(PC),D0 copia en el registro D0 el contenido de la posición de memoria cuya dirección es la suma de 24 y el valor del contador del programa. Significa: D0.B  (24+PC) D.Mery Arquitectura de Computadores Präsentation

128 Instrucciones 68000 [ Organización ]
MODOS DE DIRECCIONAMIENTO (cont...)   4.- Direccionamiento relativo a registro: g) Direccionamiento relativo al contador de programa con índice: Utiliza como desplazamiento el resultado de sumar un número fijo al contenido de un registro de datos. Ejemplo: MOVE.B 24(PC,D0),D1 copia en el registro D1 el contenido de la posición de memoria cuya dirección es el resultado de sumar el número 24, el contador de programa y el contenido del registro D0. Significa: D1.B  (24 + PC + D0) D.Mery Arquitectura de Computadores Präsentation

129 Instrucciones 68000 [ Organización ] FORMATOS DE INSTRUCCIONES
      Los formatos empleados para las instrucciones utilizan una o más palabras de 16 bits. La primera palabra especifica el código de la operación y en muchos casos la dirección de un operando. Las especificaciones para completar los operandos, cuando no es suficiente con una palabra van a continuación de la primera palabra. Cada operando utilizará como máximo dos palabras de ampliación, equivalente a una palabra larga, después de la del código de operación, por lo que la instrucción más larga del Motorola ocupa 5 palabras (10 bytes), siendo 1 para el código de instrucción, 2 palabras de ampliación para el operando origen, y 2 palabras de ampliación más para el operando destino.     D.Mery Arquitectura de Computadores Präsentation

130 Instrucciones 68000 [ Organización ] FORMATOS DE INSTRUCCIONES
        La información que identifica la situación exacta del operando, denominada dirección efectiva, se codifica en los formatos de instrucción mediante dos campos, siendo uno el modo de direccionamiento (MD) y el otro el de registro. Cada campo tiene un tamaño de 3 bits y se incluyen en la primera palabra de instrucción. El campo MD identifica el modo de direccionamiento empleado y el campo CR indica el registro empleado para obtener la dirección del operando. A veces se utilizan las palabras de ampliación ya que la dirección efectiva requiere incluir más información sobre la situación del operando en la palabra de instrucción. D.Mery Arquitectura de Computadores Präsentation

131 Instrucciones 68000 [ Organización ] INSTRUCCIONES CONDICIONALES
        Al realizar operaciones matemáticas existe la posibilidad de desbordamiento, por lo que se realiza un test automáticamente,  quedando el resultado almacenado en un registro de control, dedicado especialmente a tal efecto, denominado registro de código de condición (CCR), pudiendose leer mediante la instrucción MOVE. Este registro consta de 5 flags que se almacenan en los 5 bits menos significativos del registro de estado (SR).     D.Mery Arquitectura de Computadores Präsentation

132 Instrucciones 68000 [ Organización ] INSTRUCCIONES CONDICIONALES
  Estos  5 bits tienen las siguientes denominaciones, ordenadas desde el bit menos significativo:   C indicador de acarreo (carry flag): indica el valor del bit de acarreo de la posición más significativa del  resultado de una operación, poniéndose a 1 si existe desbordamiento. V indicador de desbordamiento (overflow flag): indica si en el resultado de una operación en complemento a 2 existe desbordamiento, poniendose a 1. Z es el indicador de cero (zero flag): se pone a 1 cuando sea 0 el resultado de una operación aritmetica o lógica. N es el indicador de número negativo (negative flag): se pone a 0 si es positivo y a 1 si es negativo el signo del resultado de una operación en complemento a 2. X es el indicador extendido (extended flag): funciona de la misma manera que C, pero únicamente con operaciones aritméticas o de desplazamiento. D.Mery Arquitectura de Computadores Präsentation

133 Instrucciones 68000 [ Organización ] INSTRUCCIONES DEL 68000
1.- Instrucciones de transferencias de datos 2.- Instrucciones aritméticas 3.- Instrucciones lógicas 4.- Instrucciones de desplazamiento y rotación 5.- Instrucciones de manipulación de bits 6.- Instrucciones de operación en código BCD 7.- Instrucciones de ramificación y salto 8.- Instrucciones de manejo de subrutinas       D.Mery Arquitectura de Computadores Präsentation

134 Instrucciones 68000 [ Organización ]
1.- Instrucciones de transferencias de datos El conjunto de estas instrucciones permite el movimiento de datos entre registros de la CPU, entre registros y memoria y entre posiciones de memoria. Estas son las siguientes: Instrucción Descripción MOVE Copia de datos de fuente a destino MOVEA Copia direcciones MOVEQ Copia rápido registros de datos (8 bits) MOVEM Copia de memoriaS a registroS EXG y SWAP Intercambio de contenidos LEA y PEA Determina dirección efectiva de operando LINK y UNLINK Facilita el uso de la pila en saltos a subrutinas D.Mery Arquitectura de Computadores Präsentation

135 Instrucciones 68000 [ Organización ] 2.- Instrucciones aritméticas
El Motorola dispone de instrucciones para las 4 operaciones aritméticas, sobre operandos binarios, y suma y resta sobre datos codificados en BCD. Además de cambio de signo para ambos tipo de datos, instrucciones de comparación, extensión de signo y actualización de los códigos de condición (CCR) según el valor de un dato: Instrucción Descripción ADD / SUB Suma resta general ADDA / SUBA Suma / resta direcciones ADDI / SUBI Suma / resta con direccionamiento inmediato ADDQ / SUBQ Suma / resta rápida (8 bits) ADDX / SUBX Suma / resta incluyendo el flag X CLR Carga un cero binario en el operando D.Mery Arquitectura de Computadores Präsentation

136 Instrucciones 68000 [ Organización ]
2.- Instrucciones aritméticas (cont…) El Motorola dispone de instrucciones para las 4 operaciones aritméticas, sobre operandos binarios, y suma y resta sobre datos codificados en BCD. Además de cambio de signo para ambos tipo de datos, instrucciones de comparación, extensión de signo y actualización de los códigos de condición (CCR) según el valor de un dato: Instrucción Descripción MULS y MULU Multiply signed & Multiply unsigned DIVS y DIVU Division signed & Division unsigned CMP Compara dos operandos CMPA Compara dos direcciones CMPI Compara utilizando direccionamiento inmediato NEG Complemento a 2 NEGX Negación extendida considerando flag X D.Mery Arquitectura de Computadores Präsentation

137 Instrucciones 68000 [ Organización ] 3.- Instrucciones lógicas
El Motorola dispone de cuatro instrucciones que realizan funciones lógicas,  que actúan bit a bit sobre datos de 8, 16, ó 32 bits y cuatro para manejar bits individuales sobre datos de 8 ó 32 bits. Instrucción Descripción AND And lógico ANDI And con direccionamiento inmediato EOR / EORI Or exclusivo / con direccionamiento inmediato NOT Negación lógica OR / ORI Or lógico / con direccionamiento inmediato TST Comprueba un operando Scc Comprueba los códigos de condición CCR D.Mery Arquitectura de Computadores Präsentation

138 Instrucciones 68000 [ Organización ]
4.- Instrucciones de desplazamiento Se caracterizan por desplazar o rotar el operando bit a bit a la derecha o a la izquierda. El operando destino, que es el afectado por el desplazamiento o por la rotación siempre será un registro de datos. Instrucción Descripción ASL / ASR Aritmetic shift left / right LSL / LSR Logical shift left / right ROL / ROR Rotate left / right ROXL / ROXR Rotate left / right incluyendo flag X D.Mery Arquitectura de Computadores Präsentation

139 Instrucciones 68000 [ Organización ]
5.- Instrucciones de manipulación de bits El Motorola permite comprobar, poner a cero , poner a uno e invertir los bits individuales de un valor entero. El resultado lo pone en el flag Z. Instrucción Descripción BTST Bit test BCLR Bit clear BSET Bit set BCHG Bit change D.Mery Arquitectura de Computadores Präsentation

140 Instrucciones 68000 [ Organización ]
6.- Instrucciones de operación en código BCD El Motorola permite comprobar, poner a cero , poner a uno e invertir los bits individuales de un valor entero. El resultado lo pone en el flag Z. Instrucción Descripción ABCD Suma fuente al destino NBCD Niego el destino SBCD Resta fuente al destino D.Mery Arquitectura de Computadores Präsentation

141 Instrucciones 68000 [ Organización ]
7.- Instrucciones de ramificación y salto Bcc (Branch on condition code) Label: salta a label cuando cc es verdadero: Bcc Condición (cc) BEQ LABEL Z BNE Z' BCS C  BCC C'  BHI C' · Z'  BLS C + Z  BMI N  BPL N'  BVS V  BVC V'  BGT Z' · [[N · V] + [N' · V']]  BGE [N · V] +[N' · V']  BLT [N · V'] + [N' · V]  BLE Z + [N · V'] + [N' · V] D.Mery Arquitectura de Computadores Präsentation

142 Instrucciones 68000 [ Organización ]
7.- Instrucciones de ramificación y salto (cont…) Instrucción Descripción DBcc Decrement and branch on condition BRA Branch incondicional (direccionamiento relativo) JMP Jump incondicional (direccionamiento absoluto) STOP Se detiene la CPU NOP No ejecuta operación (sirve como delay) D.Mery Arquitectura de Computadores Präsentation

143 Instrucciones 68000 [ Organización ]
8.- Instrucciones de manejo de subrutinas BSR y JSR: (Branch to Subrutine y Jump to Subrutine) el operando asociado con estas instrucciones debe ser la dirección de memoria en la que se comienza la subrutina, con direccionamiento absoluto para JSR, y relativo a PC para BSR. Al ejecutarse cualquiera de las dos instrucciones, se almacena automáticamente en la pila el valor del contador de programa en el momento anterior al salto, cuando su contenido apunta a la dirección de comienzo de la instrucción siguiente a JSR o BSR. La subrutina debe tener como última instrucción a ejecutar RTS (Return from Subrutine) o RTR (Return and Restore). Ambas recuperan de la pila el valor del contador del programa, lo que permite reanudar la ejecución del programa precisamente en el punto que había sido abandonado. La instrucción RTR también repone el CCR extrayendo una palabra de la pila inmediatamente antes de recuperar el PC. La subrutina debe llevar a la pila, justamente encima de las posiciones que contienen la posición de retorno, una palbra cuyos 5 bits menos significativos serán llevados al CCR al ejecutarse RTR, que puede ser una copia del CCR al entrar en la subrutina, o cualquier otro valor. D.Mery Arquitectura de Computadores Präsentation

144 Instrucciones 68000 [ Organización ] Reference Manual 68000.pdf
D.Mery Arquitectura de Computadores Präsentation

145 [ Índice ] 3.1 Máquina de von Neumann 3.2 Unidad de control
3.3 Fetch, decodificación, ejecución 3.4 Conjunto de instrucciones 3.5 Programación en assembler 3.6 Formatos de instrucción 3.7 Modos de direccionamiento 3.8 Mecanismos de subrutinas 3.9 E/S e interrupciones D.Mery Arquitectura de Computadores Präsentation

146 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
Esta operación se podría hacer en un microprocesador teniendo las variables X, Y, Z almacenadas en la memoria, por ejemplo: X en la posición 500, J en la 501 y K en la 502, y ejecutando las siguientes instrucciones: Cargar el contenido de 500 en el acumulador. Sumar al acumulador el contenido de 501. Sumar al acumulador el contenido de 502. Almacenar el acumulador en la posición 503. D.Mery Arquitectura de Computadores Präsentation

147 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
Suponiendo un código binario para las instrucciones: Cargar el contenido de 500 en el acumulador: D.Mery Arquitectura de Computadores Präsentation

148 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
Suponiendo un código binario para las instrucciones: Cargar el contenido de 500 en el acumulador: Este código significa cargar en el acumulador el contenido de esto ( significa 500) D.Mery Arquitectura de Computadores Präsentation

149 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
Suponiendo un código binario para las instrucciones: Cargar el contenido de 500 en el acumulador: Sumar al acumulador el contenido de 501. Sumar al acumulador el contenido de 502. Almacenar el acumulador en la posición 503. D.Mery Arquitectura de Computadores Präsentation

150 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
Además hay que poner en las direcciones 500, 501 y 502 los valores de las variables X, Y y Z: X es 0021 Y es 0032 Z es 011A D.Mery Arquitectura de Computadores Präsentation

151 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
Programa en binario: Explicación A  (500) A  A + (501) A  A + (502) (503)  A : Dato X Dato Y Dato Z Libre para escribir T D.Mery Arquitectura de Computadores Präsentation

152 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
: Lenguaje máquina D.Mery Arquitectura de Computadores Präsentation

153 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
Programa en hexa : A D.Mery Arquitectura de Computadores Präsentation

154 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
Programa simbólico LDA (500) ADD (501) ADD (502) STA (503) : DAT 0021 DAT 0032 DAT 011A DAT 0000 D.Mery Arquitectura de Computadores Präsentation

155 Assembler [ Organización ] Ejemplo sencillo: implementar T = X + Y + Z
Programa en assembler INICIO LDA (VX) ADD (VY) ADD (VZ) STA (VT) : VX DAT 0021 VY DAT 0032 VZ DAT 011A VT DAT 0000 D.Mery Arquitectura de Computadores Präsentation

156 [ Índice ] 3.1 Máquina de von Neumann 3.2 Unidad de control
3.3 Fetch, decodificación, ejecución 3.4 Conjunto de instrucciones 3.5 Programación en assembler 3.6 Formatos de instrucción 3.7 Modos de direccionamiento 3.8 Mecanismos de subrutinas 3.9 E/S e interrupciones D.Mery Arquitectura de Computadores Präsentation

157 Subrutinas [ Organización ] Uso de subrutinas:
Frecuentemente la misma pieza de código debe escribirse varias veces en muchas partes diferentes de un programa. En vez de repetir el código cada vez que sea necesario, hay una ventaja obvia si las instrucciones comunes se escriben solamente una vez. Un conjunto de instrucciones comunes que pueden utilizarse en un programa muchas veces se denomina subrutina. D.Mery Arquitectura de Computadores Präsentation

158 Subrutinas [ Organización ] Uso de subrutinas:
Cada vez que la subrutina se utiliza en la parte del programa principal, una ramificación se ejecuta al comienzo de la subrutina. Después que la subrutina ha sido ejecutada, una ramificación se hace de nuevo al programa principal. D.Mery Arquitectura de Computadores Präsentation

159 Subrutinas [ Organización ] Uso de subrutinas: Programa Subrutina
principal Subrutina Llamado a Subrutina D.Mery Arquitectura de Computadores Präsentation

160 Subrutinas [ Organización ] Uso de subrutinas: j j+1 Programa
principal Subrutina Llamado a Subrutina j j+1 Llamado a Subrutina D.Mery Arquitectura de Computadores Präsentation

161 Subrutinas [ Organización ] Uso de subrutinas:
Los registros y las memorias son comunes para el programa principal y para la subrutina, i.e., se consideran variables globales. Ventaja: la comunicación de los parámetros entre el programa principal y la subrutina es simple y rápido. Desventaja: el programador puede olvidar que ciertos registros usados por en el programa principal no deben ser alterados en la subrutina, esto puede causar serios problemas y la detección de este error es difícil. D.Mery Arquitectura de Computadores Präsentation

162 Subrutinas [ Organización ] Ejemplo:
Se desea hacer un programa que realice las siguientes operaciones: (0100)  (0100) + 5 (0200)  (0200) + 5 (0204)  (0204) + 5 D.Mery Arquitectura de Computadores Präsentation

163 Subrutinas [ Organización ] Ejemplo:
Se desea hacer un programa que realice las siguientes operaciones: (0100)  (0100) + 5 (0200)  (0200) + 5 (0204)  (0204) + 5 La mejor solución sería utilizando una subrutina que tenga como parámetro una dirección X y que realice la operación: (X)  (X) + 5 El programa principal debe cargar correctamente el registro X y llamar a la subrutina tres veces. D.Mery Arquitectura de Computadores Präsentation

164 Subrutinas [ Organización ] Ejemplo:
Se desea hacer un programa que realice las siguientes operaciones: (0100)  (0100) + 5 (0200)  (0200) + 5 (0204)  (0204) + 5 Programa principal Subrutina LOAD X,0100 SUM5 LOAD A,(X) CALL SUM5 ADD 5 LOAD X, STORE (X),A CALL SUM5 RET LOAD X,0204 CALL SUM5 D.Mery Arquitectura de Computadores Präsentation

165 Subrutinas [ Organización ] Ejemplo:
Se desea hacer un programa que realice las siguientes operaciones: (0100)  (0100) + 5 (0200)  (0200) + 5 (0204)  (0204) + 5 Programa principal Subrutina LOAD X,0100 SUM5 LOAD A,(X) CALL SUM5 ADD 5 LOAD X, STORE (X),A CALL SUM5 RET LOAD X,0204 CALL SUM5 ¿Qué pasa si el programa principal estaba usando A? D.Mery Arquitectura de Computadores Präsentation

166 Subrutinas [ Organización ] kaput!! Ejemplo:
Se desea hacer un programa que realice las siguientes operaciones: (0100)  (0100) + 5 (0200)  (0200) + 5 (0204)  (0204) + 5 Programa principal Subrutina LOAD X,0100 SUM5 LOAD A,(X) CALL SUM5 ADD 5 LOAD X, STORE (X),A CALL SUM5 RET LOAD X,0204 CALL SUM5 ¿Qué pasa si el programa principal estaba usando A? kaput!! D.Mery Arquitectura de Computadores Präsentation

167 Subrutinas [ Organización ] Ejemplo:
Se desea hacer un programa que realice las siguientes operaciones: (0100)  (0100) + 5 (0200)  (0200) + 5 (0204)  (0204) + 5 Programa principal Subrutina LOAD X,0100 SUM5 PUSH A CALL SUM5 LOAD A,(X) LOAD X, ADD 5 CALL SUM5 STORE (X),A LOAD X, POP A CALL SUM5 RET Solución: se usa la pila D.Mery Arquitectura de Computadores Präsentation

168 Subrutinas [ Organización ] La Pila (stack):
Existe una memoria direccionada por el registro SP (stack pointer). ¿Cómo se usa? Cada vez que se hace PUSH X: (SP)  X SP  SP + 1 Cada vez que se hace POP X: SP  SP - 1 X  (SP) (es posible hacer PUSH X y luego POP Y) D.Mery Arquitectura de Computadores Präsentation

169 [ Índice ] 3.1 Máquina de von Neumann 3.2 Unidad de control
3.3 Fetch, decodificación, ejecución 3.4 Conjunto de instrucciones 3.5 Programación en assembler 3.6 Formatos de instrucción 3.7 Modos de direccionamiento 3.8 Mecanismos de subrutinas 3.9 E/S e interrupciones D.Mery Arquitectura de Computadores Präsentation

170 Interrupciones [ Organización ]
El ciclo de una instrucción (sin interrupción) D.Mery Arquitectura de Computadores Präsentation

171 Interrupciones [ Organización ] Diagrama de estado (sin interrupción)
D.Mery Arquitectura de Computadores Präsentation

172 Interrupciones [ Organización ]
Ejemplo sin interrupciones: un programa quiere leer datos del disco duro. El programa solicita datos a la unidad de disco. La unidad de disco recibe solicitud y posiciona el cabezal del disco en la posición deseada. La unidad lee los datos. La unidad verifica consistencia de los datos (checksum) if OK (Envía los datos a la CPU) else GOTO 3 La CPU recibe datos y continúa su programa 1 2 3 4 5 6 t D.Mery Arquitectura de Computadores Präsentation

173 Interrupciones [ Organización ]
Ejemplo sin interrupciones: un programa quiere leer datos del disco duro. Unidad de disco lee y envía datos CPU solicita datos CPU recibe datos 1 2 3 4 5 6 t D.Mery Arquitectura de Computadores Präsentation

174 Interrupciones [ Organización ]
Ejemplo sin interrupciones: un programa quiere leer datos del disco duro. ¿Qué hace la CPU en este tiempo? CPU solicita datos CPU recibe datos 1 2 3 4 5 6 t D.Mery Arquitectura de Computadores Präsentation

175 Interrupciones [ Organización ]
Ejemplo sin interrupciones: un programa quiere leer datos del disco duro. ¿Qué hace la CPU en este tiempo? CPU solicita datos NADA!! la CPU espera… CPU recibe datos 1 2 3 4 5 6 t D.Mery Arquitectura de Computadores Präsentation

176 Interrupciones [ Organización ]
Ejemplo con interrupciones: un programa quiere leer datos del disco duro. El programa solicita datos a la unidad de disco. La CPU no espera datos, hace otra cosa: por ejemplo ejecuta otro programa o continua ejecutando el mismo programa siempre que pueda prescindir de los datos solicitados. La unidad de disco se encarga de leer los datos correctamente. Cuando los datos están listos la unidad de disco “interrumpe” a la CPU. La CPU deja de hacer lo que está haciendo y atiende la interrupción, i.e., recibe los datos de la unidad de disco. t (CPU) t (unidad de disco) D.Mery Arquitectura de Computadores Präsentation

177 Interrupciones [ Organización ]
Ejemplo con interrupciones: un programa quiere leer datos del disco duro. CPU solicita datos CPU hace otra cosa CPU recibe datos 1 2 4 t interrupción 3 Unidad de disco lee y envía datos D.Mery Arquitectura de Computadores Präsentation

178 Interrupciones [ Organización ]
Ejemplo con interrupciones: un programa quiere leer datos del disco duro. CPU solicita datos CPU hace otra cosa CPU recibe datos Ahorro de tiempo 1 2 4 t interrupción 3 Unidad de disco lee y envía datos D.Mery Arquitectura de Computadores Präsentation

179 Interrupciones [ Organización ]
La interrupción es el mecanismo mediante el cual otros módulos pueden interrumpir una secuencia normal de procesamiento. Programa: por ejemplo división por cero Temporizador: cuando se cumple un tiempo específico E/S: cuando hay algo que comunicar Hardware: cuando ocurre una falla D.Mery Arquitectura de Computadores Präsentation

180 Interrupciones [ Organización ]
El ciclo de una instrucción (con interrupción) D.Mery Arquitectura de Computadores Präsentation

181 Interrupciones [ Organización ] Diagrama de estado (con interrupción)
D.Mery Arquitectura de Computadores Präsentation

182 Interrupciones [ Organización ] Bus de direcciones CPU Bus de datos
: A0 A12 A0 A12 CPU MREQ RD WR D7 D0 Bus de datos D7 D0 D7 D0 WR ROM RAM RD RD CE CE A11 A0 A11 A0 D.Mery Arquitectura de Computadores Präsentation

183 Interrupciones [ Organización ] Bus de direcciones CPU decoder
MREQ IORQ RD WR decoder D7 D0 Bus de datos D7 D0 I/O ROM RAM CE CE CE A11 A0 D.Mery Arquitectura de Computadores Präsentation

184 Interrupciones [ Organización ]
Funcionamiento de las interrupciones (posibilidad 1): El dispositivo I/O cuando necesita interrumpir solicita atención y envía una señal INT a la CPU. La CPU termina su instrucción y envía un reconocimiento a quien interrumpe mediante la señal IORQ (I/O request). El dispositivo envía por el bus de datos un byte y la CPU forma una dirección a partir de este byte. La CPU salta a esta dirección y ejecuta el programa de atención a la interrupción. La CPU finaliza esta rutina de interrupción y regresa a la dirección que estaba en el momento de la interrupción. D.Mery Arquitectura de Computadores Präsentation

185 Interrupciones [ Organización ]
Funcionamiento de las interrupciones (posibilidad 2): Igual La CPU al saber que es el dispositivo X el que interrumpe lee el elemento X del “vector de interrupciones” ubicado en algún lugar de la memoria, a partir de este elemento calcula la dirección de memoria de la rutina de atención de la interrupción. D.Mery Arquitectura de Computadores Präsentation

186 Interrupciones [ Organización ]
D.Mery Arquitectura de Computadores Präsentation

187 Interrupciones [ Organización ] Interrupciones múltiples:
1. Inhibición de interrupciones: La CPU ignora las interrupciones cuando ya está procesando una interrupción. Las interrupciones ocurridas quedan pendientes y se ejecutan en una determinada secuencia una vez que la CPU termine la primera interrupción. D.Mery Arquitectura de Computadores Präsentation

188 Interrupciones [ Organización ] Interrupción múltiple (secuencial)
D.Mery Arquitectura de Computadores Präsentation

189 Interrupciones [ Organización ] Interrupciones múltiples (cont):
2. Definición de prioridades Interrupciones de baja prioridad pueden ser interrumpidas por interrupciones de mayor prioridad. Cuando una interrupción de prioridad alta ha sido atendida, la CPU regresa a la interrupción previa. D.Mery Arquitectura de Computadores Präsentation

190 Interrupciones [ Organización ] Interrupción múltiple (anidadas)
D.Mery Arquitectura de Computadores Präsentation

191 Interrupciones [ Organización ]
Secuencia temporal de varias interrupciones D.Mery Arquitectura de Computadores Präsentation