1 Diseño VLSI Diseño y análisis con SPICE Enric Pastor Dept. Arquitectura de Computadors UPC.

Presentación del tema: "1 Diseño VLSI Diseño y análisis con SPICE Enric Pastor Dept. Arquitectura de Computadors UPC."— Transcripción de la presentación:

1 1 Diseño VLSI Diseño y análisis con SPICE Enric Pastor Dept. Arquitectura de Computadors UPC

2 2 Contenido l Visión general de SPICE l Descripción SPICE: –Nodos –Componentes básicos –Transistores: dimensiones y capacidades –Diseño modular –Descripción de las entradas –Alimentación: medición del consumo –Conexión l Tecnología 0.35  / 0.5  l Ejemplo: un inversor SPICE, Brent-Kung 32 bit adder

3 3 SPICE: simulador eléctrico l SPICE soporta múltiples tipos de componentes: –Resistencias, capacidades, fuentes de alimentación... –Transistores NMOS, PMOS –Líneas de transmisión –Descripción modular l Comportamiento se describe con ecuaciones diferenciales: –Modelos simples para las resistencias, capacidades –Variedad de modelos para los transistores l SPICE analiza discretizando el tiempo –Puede no converger o necesitar reducir los intervalos –No convergencia suele implicar un error en el diseño

4 4 Descripción SPICE: Nodos l SPICE analiza redes de nodos: –Cada nodo puede conectarse a otros mediante componentes –Cada nodo tiene asignado un nombre o número –Los nodos no tienen asignada ninguna dirección –Nodos dedicados 1 y 0 R C In1 Out n2 In2In3 n3 1 00

5 5 Descripción SPICE: Componentes l El tipo de componente se identifica por el primer carácter l Componentes más utilizados: –Resistencias: R idnodo1nodo2valor (ohms) –Capacidades C idnodo1nodo2valor (faradios) –Fuente tensión V idnodo1nodo2valor (voltios) –Fuente corriente I idnodo1nodo2valor (amperios) R id n1 n2 n1 n2 C id n1 n2 V id + n1 n2 I id

6 6 Descripción SPICE: Transistores l Podemos modelar multitud de dispositivos. l Nos centraremos en los transistores de tipo MOS: M idnodoD nodoG nodoS nodoB tipo l Descripción: –nodoD: drenadornodoG: puerta –nodoS: surtidornodoB: substrato –tipo:NMOS / PMOS D S GB D S GB

7 7 Descripción SPICE: Transistores l Parámetros adicionales: –W: anchura del canalL: longitud del canal –PD / PS: perímetros del drenador / surtidor –AD / AS: área del drenador / surtidor –tipo:NMOS / PMOS M id nD nG nS nB tipo W= L= PD= AD= PS= AS= D S GB D S GB

8 8 Descripción SPICE: Transistores l Como determinar las áreas y perímetros de un transistor? Área = W x N Perímetro = 2W + 2N

9 9 Descripción SPICE: Transistores 5 5 2 6 –2 difusión sin contacto –6 difusión con contacto –5 difusión con contacto en el extremo de la estructura

10 10 Descripción SPICE: Transistores l L y W determinan el comportamiento del transistor: –Resistencia  L/W –L: mayor resistencia –W: menor resistencia l Transistor PMOS: –Menos corriente que un transistor NMOS –Penalización entre 2-3 I

11 11 Descripción SPICE: Módulos l Descripción de una celda:.SUBCKT NombreCelda ListaNodos *Descripción del contenido.ENDS NombreCelda l Recomendamos: ListaNodos: ListaEntradas ListaSalidas 1(Vdd) 0(Gnd) l Uso de la celda: X id ListaNodos NombreCelda

12 12 Descripción SPICE: Entradas l Descripción de una entrada: –Cronograma de la señal. –Lista de puntos como pares (tiempo, valor). –Interpolación lineal entre puntos. Vnodo Nodo 0 pwl ( Tiempo1 Valor1 Tiempo2 Valor2...) l Detalles de uso: –Definir el valor para el tiempo 0. –Los pasos de 0 a 1 o de 1 a 0 no pueden ser instantáneos. –Cada flanco requiere dos puntos para definir la pendiente deseada en la transición.

13 13 Descripción SPICE: Entradas l Ejemplo: Vnodo Nodo 0 pwl ( 0ns 5 3ns 0 +7ns 57.5ns 0 +11ns011.5ns5 +14.5ns515ns0 ) t V 0 5 037117.511.514.515

14 14 Descripción SPICE: Pulsos l Descripción de señales periódicas: –V1Valor inicial. –V1Valor en la pulsación. –TDLatencia inicial de la pulsación. –TRTiempo de subida. –TFTiempo de bajada. –PWAnchura de pulso. –PERPeriodo de la pulsación. Vnodo Nodo 0 PULSE ( V1 V2 TD TR TF PW PER )

15 15 Descripción SPICE: Pulsos l Ejemplo: Vnodo Nodo 0 PULSE ( 0 5 +3ns 1ns1ns 4ns +12ns ) t V 0 5 0384915201621 12

16 16 Descripción SPICE: Alimentación l Fuente de alimentación: –Define los valores eléctricos para Vdd y Gnd. –Valores comunes para todo el sistema. * 5v entre vdd (nodo 1) y gnd (nodo 0) VCC 1 0 DC 5V XSUM A15 A14... A2 A1 A0 B15 B14... B2 B1 B0 + S15 S14... S2 S1 S0 1 0 sum16 AB S SUM16

17 17 Descripción SPICE: Alimentación l Fuente de alimentación: –Sensor de corriente: corriente + consumo total acumulado. XPS Vsupp Vpw 1 0 Pmeter XSUM A15 A14... A2 A1 A0 B15 B14... B2 B1 B0 + S15 S14... S2 S1 S0 Vsupp 0 sum16 + V pw - + CyCy RyRy isis isis

18 18 Descripción SPICE: Conexión l Transmisión de datos: –Un conductor sobre el substrato l Modelos de comunicación: –Transmission line analysis –Lumped-element analysis FuenteCarga D

19 19 Descripción SPICE: Transmission line l Análisis por segmentos: –Resistencia (R dz ), capacidad (C dz ), inductancia (L dz ) y leakage (G dz ) por unidad de longitud en la conexión (dz). dz z R dz L dz C dz G dz V(z)V(z+dz) I(z)I(z+dz)

20 20 Descripción SPICE: Transmission line l Canal con perdidas: –Resistencia (R dz ) y leakage (G dz ) producen caídas de tensión y perdidas de corriente. dz z R dz L dz C dz G dz V(z)V(z+dz) I(z)I(z+dz)

21 21 Descripción SPICE: Transmission line l Canal sin perdidas: –Solo tenemos capacidad (C dz ) e inductancia (L dz ) que afectan al retardo de la conexión. dz z L dz C dz V(z)V(z+dz) I(z)I(z+dz)

22 22 Descripción SPICE: Lumped-Element l Simulación de un canal con perdidas: –Utilizamos múltiples elementos de transmisión. z R dz L dz C dz G dz R dz L dz C dz G dz R dz L dz C dz G dz

23 23 Descripción SPICE: Lumped-Element l Simulación de un canal sin perdidas: –Utilizamos múltiples elementos de transmisión. z L dz C dz L dz C dz L dz C dz

24 24 Descripción SPICE: Tecnología 0.35  / 0.5  PolyM4M3M2M1M5 0.35  0.6  0. 5  0.6  25007300 8000110007300 PolyM3M2M1 0.6  0.8  0.7  0. 6  3500690084006900 0.35  0.5 

25 25 Descripción SPICE: Tecnología 0.35  l Parámetros de Resistencia: Poly Sheet R10 - 30  / N+ Sheet R10 - 30  / P+ Sheet R10 - 30  / M1-M5 Sheet R35 - 55 - 75 m  / High poly Sheet R800 - 1000 - 1200 m  / Contact R2 - 15  /cnt Via R1 - 3  /cnt

26 26 Descripción SPICE: Tecnología 0.35  l Parámetros de Capacidad: M1 to DIFF0.036 fF/  m 2 M1 to POLY0.047 fF/  m 2 M1 to SUB0.033 fF/  m 2 M2 to SUB0.012 fF/  m 2 M3 to SUB0.008 fF/  m 2 M4 to SUB0.005 fF/  m 2 M5 to SUB0.004 fF/  m 2 POLY to SUB0.126 fF/  m 2 POLY 4.93 fF/  m 2

27 27 Descripción SPICE: Tecnología 0.35  / 0.5  l Parámetros de Resistencia: Poly Sheet R10  / 30  / N+ Sheet R10  / 90  / P+ Sheet R10  / 115  / M1-M5 Sheet R55 m  / 85 - 55 m  / High poly Sheet R1000 m  / - - - - Contact R2 - 15  /cnt40 - 80  /cnt Via R1 - 3  /cnt 1 - 3  /cnt

28 28 Descripción SPICE: Tecnología 0.35  / 0.5  l Parámetros de Capacidad: M1 to DIFF0.036 fF/  m 2 0.031 fF/  m 2 M1 to POLY0.047 fF/  m 2 0.049 fF/  m 2 M1 to SUB0.033 fF/  m 2 0.031 fF/  m 2 M2 to SUB0.012 fF/  m 2 0.011 fF/  m 2 M3 to SUB0.008 fF/  m 2 0.007 fF/  m 2 M4 to SUB0.005 fF/  m 2 - - - - M5 to SUB0.004 fF/  m 2 - - - - POLY to SUB0.126 fF/  m 2 0.12 fF/  m 2 POLY 4.93 fF/  m 2 2.56 fF/  m 2

29 29 Ejemplo: inversor l Estructura de la puerta: D S G B D S G B In Out In

30 30 Ejemplo: inversorLayout l Valores conocidos de L/W: –L p = 1u W p = 8u –L n = 1u W n = 4u l Perímetros: –PD p = PS p = 8u * 6(0.5u) = 24p –PD n = PS n = 4u * 6(0.5u) = 12p l Áreas: –AD p = AS p = 2(8u + 6u) = 28u –AD n = AS n = 2(4u + 6u) = 20u Vdd Gnd PMOS Out In NMOS

31 31 Ejemplo: inversor l Estructura de la puerta: Out In D S G B D S G B Out

32 32 Ejemplo: inversorModelo SPICE *CELDA INVERSORA In Out.SUBCKT inv In Out 1 0 *Transistor de pull-up de Out M1 1 In Out 1 tp L=1U W=8U AS=28P AD=28P PS=24U PD=24U *Transistor de pull-down de Out M2 Out Pi 0 0 tn L=1U W=4U AS=20P AD=20P PS=12U PD=12U *Capacidades entrada/salida C1 In 0 24P C2 Out 0 10P.ENDS inv

33 33 Ejemplo: inversorLayout Vdd Gnd PMOS Out In NMOS l Capacidad de entrada metal: –Área: 5u * 2.5u = 12.5 u 2 –C = 0.45 fF l Capacidad de entrada poly: –Área: (3u * 3u) + (2u * 4u) = 17 u 2 –C = 2.142 fF l Capacidad de salida metal: –Área: (12u * 2.5u)+(3u * 2.5u) = 31.5 u 2 –C = 1.134 fF

34 34 Ejemplo: inversorLayout l Capacidad de la puerta: –Área: (2u * 4u)+(2u * 8u) = 24 u 2 l Capacidad de las difusiones: –Área: (5u * 4u) + (5u * 8u) = 60 u 2 l Estas capacidades son consideradas directamente por SPICE. Vdd Gnd PMOS Out In NMOS

35 35 Ejemplo: inversorSimulación *Include de los modelos.INCLUDE model.spi.INCLUDE inv.spi *Puerta a simular X1 In Out 1 0 inv *5v entre vdd y vss VCC 1 0 DC 5V *Entradas variables Vin In 0 pwl(0ns 0 3ns 0 3.5ns 5 6ns 5 6.5ns 0) *Duración de la simulación.TRAN 1ns 10ns.END

36 36 Ejemplo: puerta complejaLayout l Función: F l Entradas: A, B, C, D l Objetivo: Extraer función Capacidades parásitas

37 37 Ejemplo: Brent-Kung Adder l Sumador Brent-Kung de 32 bits: –Lógica CMOS estática. –Modelado con SPICE sin considerar conexiones.

38 38 Ejemplo: Brent-Kung Adder

39 39 Ejemplo: Brent-Kung Adder l Level 0: bits Pi’ (propagación) y Gi’ (generación)

40 40 Ejemplo: Brent-Kung Adder l Level 1: bits Pi (propagación) y Gi (generación)

41 41 Ejemplo: Brent-Kung Adder l Level 2: bits Pi (propagación) y Gi (generación)

42 42 Ejemplo: Brent-Kung Adder l Buffers: negación bits Pi y Gi l Suma: generación suma final

43 43 Ejemplo: Brent-Kung Adder l Sumador Brent-Kung de 32 bits: –Simulacion de dos vectores de entrada:

44 44 Conclusiones l Simulación eléctrica de circuitos digitales. l Nivel de detalle muy superior que en los simuladores lógicos: –Capacidades, resistencias, transistor. –Puede modelar líneas de transmisión. l Tiempos de c á lculo muy elevados. l No modela otros fenómenos importantes: –Cross-talk. –Power consumption / energy.