La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Arquitecturas AvanzadasCurso 10/11 1INTRODUCCIÓN 2CONECTIVIDAD 3MÁQUINAS MIMD 4MÁQUINAS SIMD 5SUPERESCALARES Horas 5 7 2 4.

Presentaciones similares


Presentación del tema: "Arquitecturas AvanzadasCurso 10/11 1INTRODUCCIÓN 2CONECTIVIDAD 3MÁQUINAS MIMD 4MÁQUINAS SIMD 5SUPERESCALARES Horas 5 7 2 4."— Transcripción de la presentación:

1 Arquitecturas AvanzadasCurso 10/11 1INTRODUCCIÓN 2CONECTIVIDAD 3MÁQUINAS MIMD 4MÁQUINAS SIMD 5SUPERESCALARES Horas

2 arqAva Clasificación de Flynn AmpliadaMIMD-2 Arquitecturas Paralelas SISDSIMDMISDMIMD Multi- procesadores Multi- computadores MPPCOW Von Neumann Procesadores Vectoriales Array de Procesadores Sistólicos UMANUMACOMA Distintas formas de organizar la memoria común ?? Beowulf Symetric Multi Processor Distributed Shared Memory

3 arqAva TemarioMIMD-3 3MÁQUINAS MIMD 1Multiprocesadores Modelos UMA, NUMA y COMA Coherencia de cachés Husmeo (snoopy) Directorios 2Multicomputadores Modelos MPP, COW, Beowulf 3Procesadores multinúcleo Bibliografía: Advanded Computer Architecture... Kai Hwang-1993 [19..23, ] Structured Computer Organization A.S. Tanenbaum-1999 [ ] Parallel Computer Architecture … Culler y Singh-1999 [ , ]

4 arqAva MultiprocesadoresMIMD-4 Un único espacio de direcciones de memoria visible a todos los µPs 50 move #50,$20 P1P1 P2P2 PnPn Memoria $ $FFFFFFF 100 move #100,$ move $ ,R5 25 move #25,$ PiPi move Existen distintas formas de implementar este espacio de memoria

5 arqAva Multiprocesadores (UMA)MIMD-5 Acceso Uniforme a Memoria: Cada Pi mismo tiempo de acceso a todas y cada una de las posiciones de memoria Puede complicarse algo para aumentar las prestaciones P1P1 P2P2 PnPn C1C1 C2C2 CnCn M1M1 M2M2 MkMk Bus Común ¿Coherencia? A A A Symetric Multi Processor ¿Límites? ¿Ventajas?

6 arqAva Multiprocesadores (UMA)MIMD-6 Ejemplo: Sun Enterprise (1998) Crossbar de 16x16 (Gigaplane-XB) => 19,87GB*seg 0115 UltraSPARC 333MHz 1 GB de memoria coherencia cachés Mantiene modelo UMA ¿Al límite (64µP)? Tarjetas de 40x50 cm. ¿ 2010 ?

7 arqAva Multiprocesadores (UMA)MIMD-7

8 arqAva Multiprocesadores (UMA)MIMD-8 Evolución servidores gama alta de SUN con UltraSPARC Hasta 8/01/2009

9 arqAva Multiprocesadores (UMA)MIMD-9 Evolución servidores gama alta de SUN con SPARC64 VI y VII M M M M

10 arqAva Multiprocesadores (UMA)MIMD-10 Ejemplo: SPARC Enterprise M9000 => 64 SPARC64 VII ¿Coste? 368,5GB/s 8 Placas 4 CPUs 4 núcleos 2 Threads Hasta 2TB 2,52GHz 64KB L1 I 64KB L1 D 6MB L2

11 arqAva Multiprocesadores (UMA)MIMD-11 Ejemplo: SPARC M9000 Con descuentos => $ Oct/2010 # GB Results Latencias (Sun Fire E25K) Misma placa => nseg Otra Placa => 333, 440 nseg ¿UMA? Compra SUN $ 32 SPARC64 VII 512GB memoria $ 78TB $ Mantenimiento $

12 arqAva Multiprocesadores (NUMA)MIMD-12 Acceso No Uniforme a Memoria: El acceso a memoria remota es más lento que el acceso a memoria local 1. Tlocal(P 1,M 1 ) M1M1 P1P1 MnMn PnPn M2M2 P2P2 RedRed 2. Tremoto(P n,M 2 ) Red Global M1M1 M2M2 MnMn RedRed P1P1 P2P2 PnPn M1M1 M2M2 MnMn RedRed P1P1 P2P2 PnPn MG 1 MG 2 MG k 1. Tlocal 2. Tglobal 3. Tremoto Más procesadores Distributed Shared Memory

13 arqAva Multiprocesadores (NUMA)MIMD-13 Todavía dentro de NUMA, se contemplan dos modelos M1M1 P1P1 MnMn PnPn M2M2 P2P2 RedRed NC-NUMA Sistemas sin cachés CC-NUMA P1P1 C1C1 M1M1 PnPn CnCn MnMn P2P2 C2C2 M2M2 Red de interconexión Sistemas con Cachés Coherentes A A A

14 IBM Power 795 arqAva Multiprocesadores (CC-NUMA)MIMD-14 Ejemplo: Sequent NUMA-Q 2000 Tarjetas con 4 Pentium Pros y hasta 4GB Anillo SCI Hasta 64K nodos El más grande (199?): 63 nodos (252µP) 2 38 Bytes (256GB) Coherencia Cachés

15 arqAva Multiprocesadores (COMA)MIMD-15 Acceso sOlo a Memoria Caché: Es un submodelo de NUMA, donde la memoria principal de cada procesador, se trata como una caché. NUMA => Un dato está asignado de forma estática a una memoria local determinada => Muchos accesos remotos (lentos) A Memoria Virtual Una solución: Los datos se ubican dinámicamente en las memorias de los procesadores que los demandan AA ¿Dónde está A? ¿Expulsar A? A CnCn C1C1 C2C2 RED P1P1 P2P2 PnPn

16 arqAva Coherencia de CachésMIMD-16 Conceptos que se presupone conocidos: Concepto de caché y su ubicación en la jerarquía de memoria Distintos modelos: Asociativa Correspondencia directa Asociativa por conjuntos Políticas de reemplazo (Azar, LRU,...) Políticas de escritura: Acierto:Escritura InmediataWrite Through Escritura DiferidaWrite Back Fallo:No ubicar al escribir Ubicar al escribir MP4GB L22*4MB Línea 64 Bytes

17 arqAva Coherencia de CachésMIMD-17 XX XX YY D3BC YY XX XX F C FFFFFFC0 FFFFFF80 FFFFFF40 FFFFFF00 ld $ , R5 BloqueDesp F YY D3BC YY EtiquetaDesp 26 6 Asociativa F Correspondencia directa YY D3BC YY EtiDesp Línea ld $ , R5 FFFF

18 arqAva Coherencia de CachésMIMD-18 Problemática con: Datos compartidos Problemática con: Migración de procesos P1P1 X P2P2 X cachés MP P1P1 X P2P2 X P1P1 X P2P2 X X Write Back P1P1 X P2P2 X X cachés MP P1P1 X P2P2 X X Write Back Write Through P1P1 X P2P2 X X P1.W ¡P2.R! ¡P3.R! ¡P2.W! ¿Write Through?

19 arqAva Coherencia de CachésMIMD-19 Problemática con: Entrada / Salida P1P1 X P2P2 X X cachés MPE/S P1P1 X P2P2 X Write Through X X P1P1 X P2P2 X X Write Back X input X output ¿Solución?: Snoopy:Para sistemas basados en bus Cotillear, espiar la actividad del bus Directorios:Para redes estáticas, multietapa, etc. Directorios cachés que indican en qué cachés hay copias de los datos BUSBUS

20 arqAva Coherencia de Cachés (Snoopy)MIMD-20 El espionaje no debe retardar el ciclo de bus (Hw adicional) P1P1 C 1 VTD BUS P2P2 C 2 VTD PnPn C n VTD M.P.E/S 3FA45 48ABC 3FA Válida TagLínea de Datos $3FA456 VT Espía VT Espía VT Espía

21 Actualización P1P1 P2P2 PiPi PnPn XXXY X Y P1P1 P2P2 PiPi PnPn XXXY Invalidación arqAva Coherencia de Cachés (Snoopy)MIMD-21 Para conseguir coherencia, básicamente hay dos políticas: P1P1 P2P2 PiPi PnPn XXXY X Y Cachés WriteThrough X Y XX ¿Mejor? W* => 1 Inv. Inv. Línea 64B Act. Dato (1..8)B WriteBack

22 arqAva Coherencia de Cachés (Snoopy)MIMD-22 Protocolo 1: Caché de escritura inmediata e invalidación Cada bloque en uno de dos estados (Inválido, Válido) Cuando Pi va a escribir, se adueña del bus y: Manda señal de invalidar Escribe en M.P. Diagrama de Estados Ri/j=>Pi/j lee bloque Wi/j=>Pi/j escribe bloque Zi/j=>Pi/j reemplaza bloque INV VAL Rj,Zi Wj,Zj Zi,Wj Ri,Wi Rj,Zj Idea => La M.P. siempre coherente con las copias válidas en caché Pega => Mucho tráfico en el bus (Cada W en caché => W en M.P.) Ubicar en escritura

23 arqAva Coherencia de Cachés (Snoopy)MIMD-23 Protocolo 1: Comportamiento ante (Read/Write)+(Hit/Miss) C1C1 C2C2 C3C3 MP A RM: La MP suministra el bloque C1AC1A C3AC3A RH: La caché suministra el dato C1AC1A C2C2 C3AC3A MP A WH: W en MP e Invalidar MP A WM: Como WH o puede que: RM + WH (ubicar en W) C2AC2A C2AC2A MP A P1RP1R P3RP3R (P 1 R | P 3 R)* P1WP1W P2WP2W

24 arqAva Coherencia de Cachés (Snoopy)MIMD-24 Protocolo 2: Caché de escritura diferida e invalidación (propietaria) Conseguir que W* => Una única Invalidación El estado VAL se desdobla en dos: ReadOnly (Shared)ReadWrite (Modified) C1AC1A MP A C2C2 C3C3 Escritura => Invalidar y pasar a RW¿Read/Write miss? P2WP2W ¿Señales Bus? AA Copia/s en cachés y MP coherentes Lecturas locales sin tráfico de bus MP propie- taria de A R ead H it C1AC1A MP A C2AC2A C3AC3A W rite H it Copia única en la caché MC propie- taria de A R/W locales sin tráfico bus

25 arqAva Coherencia de Cachés (Snoopy)MIMD-25 Protocolo 2: Comportamiento ante fallo de lectura o escritura C1AC1A C2C2 C3C3 MP A RO: La MP suministra el bloque ReadMiss C2AC2A : La C 2 suministra el bloque RW C2AC2A Se regresa a RO (W en MP) C3AC3A MP A WriteMiss C2AC2A C3AC3A MP A C1C1 RO: La MP suministra el bloque C1AC1A RW C1AC1A : La C 1 escribe en MP La C 3 toma la propiedad C3AC3A MP A P2RP2R P2WP2W P3RP3R P1WP1W P3WP3W

26 arqAva Coherencia de Cachés (Snoopy)MIMD-26 Protocolo 2: Diagrama de transición de estados INV RWRO Ri,Wi Zj WiRj Rj,Wj Zi,Zj Wi Ri,Rj Zj Ri Wj,Zi Idea => Consistencia con el modelo de caché de escritura diferida Pega => Tráfico innecesario en el bus Primer W en caché => INV siempre (¿No hay copias?)

27 arqAva Coherencia de Cachés (Snoopy)MIMD-27 Protocolo 3: MESI(Pentium, PowerPC,...) ¿Goodman 1983? Como Protocolo 2, pero sin invalidar si no hay más copias El estado RO se desdobla en dos: E sólo una copia o S varias Modificado:Bloque en caché modificado y única copia Exclusivo:La única copia en caché, consistente con MP Shared:Hay una o más copias en otras cachés y en MP Inválido:El bloque no tiene datos válidos en la caché El comportamiento es el siguiente: C1AC1A C2C2 MP A C3C3 P 1 lee bloque A (P 1 R) E P2RP2R C1AC1A C2AC2A MP A C3C3 S S

28 arqAva Coherencia de Cachés (Snoopy)MIMD-28 Protocolo 3: MESI(Seguimiento de su comportamiento) P2WP2W C1AC1A C2AC2A MP A C3C3 S S C1AC1A C2A1C2A1 MP A C3C3 M I P3RP3R C1AC1A C2A1C2A1 MP A 1 C3A1C3A1 S I S C1AC1A C2A2C2A2 MP A 1 C3A1C3A1 M I I P2WP2W P1WP1W C1A3C1A3 C2A2C2A2 MP A 2 C3A1C3A1 I M I

29 arqAva Coherencia de Cachés (Snoopy)MIMD-29 Protocolo 3: Diagrama de transición de estados MESI M S I E Rj,Wj Wj Rj Wi Ri,Wi Ri Ri,Rj Wj Wi Ri Wj Ri Rj ¿ Mereció la pena ? Intel QuickPath Interconnect Source Snoop MESIF F: Cache to Cache

30 arqAva Coherencia de Cachés (Directorios)MIMD-30 Con decenas/cientos de procesadores, no hay bus común ¿Aplicable coherencia por husmeo? Si N = 36, lo normal es que no haya 35 copias en 35 cachés (2..5) Solución => Informar (comando/mensaje) sólo a los nodos cuyas cachés contengan una copia del dato accedido (R/W) C M => Difusión (inviable con N grande) centralizado 1976 Tang distribuido 1978 Censier... limitadosencadenadoscompletos 1990 Chaiken... Directorio

31 arqAva Coherencia de Cachés (Directorios limitados)MIMD-31 M total = 2 32 => 4GB M local = 2 24 => 16MB M cache = 2 20 => 1MB con líneas de 64B NodoBloqueOff dr => 8186 Limitación => Sólo una copia (bien en ML o bien en una caché) Red de interconexión P0P0 M0M0 Nodo 0 P1P1 M1M1 Nodo 1 P 255 M 255 Nodo 255 Nodo 1 desea leer dato A en $FF => Nodo 255, bloque 20, off 4 En caché 1En Nodo 255 (C | M)En Nodo i (C) Nodo 1 le pide el dato al Nodo 255

32 arqAva Coherencia de Cachés (Directorios limitados)MIMD-32 Red de interconexión P0P0 M0M0 Nodo 0 P1P1 M1M1 Nodo 1 P 255 M 255 Nodo 255 Nodo 1Nodo 255 A(255:20:4) A M 255 C 255 C i directorio A A A Tamaño directorio: 2 18 * 9 = 288KB 1,76% de 16MB Anfitrión C Nodo

33 P0P0 M0M0 Nodo 0 P1P1 M1M1 Nodo 1 P 255 M 255 Nodo 255 arqAva Coherencia de Cachés (Directorios limitados)MIMD-33 N1 lee A(255:20:4): N1 no la ve en su caché A A N1 pide A a N255 N255 consulta directorio 0 N255 actualiza directorio y suministra A desde M 255 N1 escribe A(255:20:8) A N0 lee A(255:20:4): N0 no la ve en su caché N0 pide A a N255 N255 consulta directorio 1 N255 actualiza directorio y redirige petición a N1 1 0 N1 suministra A desde C 1 A Coherencia trivial (Sólo una copia en el sistema) Atómico

34 arqAva Coherencia de Cachés (Directorios completos)MIMD-34 Para permitir más de una copia en caché (sean 3), ¿Directorio?: Tamaño directorio (supuestos 255 nodos): 2 18 * (2+3*8) = 832KB 5,08% de 16MB Para permitir copia en cualquier caché, ¿Directorio?: E S => 8MB 50% Se complica el mantenimiento de la coherencia USMSUSMS ENodosEstado => Necesario para coherencia: Uncached, Shared y Modified No es escalable en cuanto a ocupación adicional de memoria

35 arqAva Coherencia de Cachés (Directorios completos)MIMD-35 C1C1 A C2C2 A C3C3 A M 255 P 255 Nodo 255 S A N3 desea escribir A: SSS N3 ve que no tiene la propiedad N3 pide exclusividad a N255 N255 enviará mensajes para invalidar copias en N1 y N2 UU N1 y N2 responderán a N255 que invalidaron sus copias N255 envía permiso W a N3 y actualiza directorio M N3 recibe permiso, escribe y envía confirmación a N255 A N255 da por finalizada la transacción M M A ¿ N1.R => A ?

36 arqAva Coherencia de Cachés (Directorios completos)MIMD-36 Ejemplo: DASH Univ. Standford, 1992 => SGI Origin 2000 $$$$ Mem CPU caché Cluster Snooping directorio E: U,S,M S Intercluster interface ¿ Escalable ?

37 arqAva Coherencia de Cachés (Directorios completos)MIMD-37 Los directorios completos no son escalables: E S MB 50% N1 P1P1 M1M1 N7 P7P7 M7M7 E S MB 12,5% => 288KB 1,8% E S N63 P 63 M 63 N255 P 255 M 255 Cada nuevo nodo: ensanchar un bit todos los directorios

38 arqAva Coherencia de Cachés (Directorios encadenados)MIMD-38 Los directorios completos llenos de ceros: ¿Cómo implementar esta visión del directorio?: Ahorrar memoria Normalmente pocas copias de un dato Ocasionalmente un dato puede estar en todas las cachés Cabecera Directorio Encadenado E N

39 arqAva Coherencia de Cachés (Directorios encadenados)MIMD-39 1ª aproximación: Cabecera y directorio centralizados en cada nodo N35 M 35 N35 P 35 A N2 M2M2 P2P2 P6P6 A N6 M6M6 A 2 Cab 6 Dir B nodobloqueoff :0:4 A : $ Cache de 2 18 entradas: una por bloque Cache de ¿? entradas: ¿3 por bloque? B : $230000BA 35:3:A Gestión libre y punteros M total = 2 32 => 4GB M local = 2 24 => 16MB M cache = 2 20 => 1MB con líneas de 64B

40 arqAva Coherencia de Cachés (Directorios encadenados)MIMD-40 Una solución: Cabecera centralizada y directorio distribuído ¿Tamaño del directorio? Número de líneas en las caches M total = 2 32 => 4GB M local = 2 24 => 16MB M cache = 2 20 => 1MB con líneas de 64B ¿Cómo formar las listas? 35:16404:4 C 2635 C : $ nodobloqueoff taglíneaoff Cabecera N35 P 35 M 35 C N2 P2P2 M2M2 C N6 P6P6 M6M6 C C Directorio Encadenado Distribuído :20: ?

41 arqAva Coherencia de Cachés (Directorios encadenados)MIMD-41 Veamos el funcionamiento: C 2635 C:$ :16404:4561:20:4 nodo bloque tag línea S2 E Cab 5616 Tag Sig Tag Sig 5610 Tag Sig N35N2N6 ¿N1 lee C? Miss + Pedir C a N35 + Inclusión por cabecera 5612 Tag Sig N1 1

42 arqAva Coherencia de Cachés (Directorios encadenados)MIMD-42 Veamos el funcionamiento: C:$ :16404:4561:20:4 nodo bloque tag línea S2 E Cab 5616 Tag Sig Tag Sig 5610 Tag Sig N35N2N6 ¿N1 lee D:$ Tag Sig N1 1 35:32788:16 562:20:16 ¡ Por la misma entrada compiten 2 12 bloques ! 1S ?

43 arqAva Coherencia de Cachés (Directorios encadenados)MIMD-43 Veamos el funcionamiento: C:$ :16404:4561:20:4 nodo bloque tag línea S2 E Cab 5616 Tag Sig Tag Sig 5610 Tag Sig N35N2N6 D : $ Tag Sig N1 2 1S ¿N35 escribe en C? Tamaño Cab+Dir 360K => 2,20% ¡ Invalidar copias existentes !

44 Cab A E Tag S arqAva Coherencia de cachés (Directorios Encadenados)MIMD-44 Ejemplo: Sequent NUMA-Q 2000 Tarjetas con 4 Pentium Pros y hasta 4GB Anillo SCI Hasta 64K nodos Cabecera Caché 32MB Dir. Enc entradas 4GB 2 19 entradas 32MB Estados estables y transitorios Snoopy Intel QuickPath Interconnect Home Snoop MESIF

45 arqAva MulticomputadoresMIMD-45 Cada Pi con memoria privada inaccesible a los demás (load/store) M. Distribuida (Multicomputador) MPMPMP MPMP MPMPMP Red Los Pi se comunican mediante el envío y recepción de mensajes Hace atractivo a los multiprocesadores Hace más escalable a los multicomputadores 64Sun E Sun M Cray XT Jaguar Cray XT5

46 arqAva Multicomputadores (MPP)MIMD-46 MPP => Procesadores Masivamente Paralelos Red local Discos y E/S Red de interconexión de altas prestaciones Red local Discos y E/S UCPsMemoriaNodos Procesador Comunicación µP comerciales: Intel EM64T, IBM Power, AMD x86_64 Red de interconexión propietaria y de altas prestaciones Baja latencia y elevado ancho de banda Gran capacidad de E/S (Terabytes..Petabytes) Tolerancia a fallos (Probable que falle un µP a la semana) ¡Cambios acelerados!

47 arqAva Multicomputadores (MPP)MIMD-47 Ejemplo: Iniciativa ASCI => ASC

48 arqAva Multicomputadores (MPP)MIMD-48 Ejemplo: Intel/Sandia Red (Dic/1996..Sep/2005) 4608 procesadores: 4536 cómputo 32 servicios 32 discos 6 red 2 bootstrap Pent Pro 64 MB Pent Pro E/SNIC Pent Pro 64 MB Pent Pro E/SNIC Kestrel board Otro plano Kestrel board 6 enlaces paralelos a 400MB/seg Nodos de E/S con 640 discos (1TB)

49 arqAva Multicomputadores (COW)MIMD-49 COW/NOW => Cluster / Network Of Workstations Estaciones de trabajo (PCs, iMacs, etc...) conectadas en red comercial (Ethernet (Fast, Giga), FDDI, ATM, etc...) Aprovechar los tiempos muertos de cientos de máquinas de una organización Coste prácticamente cero Software para distribuir aplicaciones: PVM, MPI Rendimiento moderado y uso limitado distribuídos centralizados Máquinas dedicadas para aplicaciones específicas

50 arqAva Multicomputadores (COW)MIMD-50 Beowulf => Conjunto de nodos minimalistas aglutinados en red Verano de 1994 en el CESDIS (16DX4 con Ethernet) Todos sus componentes son de costes mínimos: Micros, Placas Base, Discos y Tarjetas de red y se ensamblan en uno o varios armarios (racks) Software de libre distribución (Linux, GNU, PVM, MPI) Latencia de comunicación acotada y baja (MPPs..COWs-Distri.) Hágaselo usted mismo Afinamiento del S.O. para incremetar la eficiencia

51 arqAva Multicomputadores (MPP vs Beowulf)MIMD-51 84,8% 14,8%

52 arqAva Multicomputadores (MPP vs Beowulf)MIMD-52 ASCI Q (Febrero/2002)McKenzie (Enero/2003) 256 nodos Xeon 2,4 GHz * 2 Linux RedHat 7.3, GigaEthernet 1,2 Teraflops * 100 mPts 2048 nodos AlphaServer * 4 => ,9 Teraflops millones de pesetas

53 arqAva Multicomputadores (MPP vs Beowulf)MIMD-53 Advanced School for Computing and Imaging 5 Universidades holandesas: Andy Tanenbaum (DAS1) núcleos AMD Opteron 2,2..2,6GHz TB RAM 130TB disco Myri-10G y 1-10GigaEthernet Scientific Linux 5 Distributed ASCI Supercomputer 2007 Medalla IEEE 2007

54 arqAva Multicomputadores (MPP vs Beowulf)MIMD-54 Red Hat Enterprise Linux 5, … 10Gigabit Ethernet, InfiniBand Hasta 1024 nodos (4 | 6 procesadores) Intelligent Cluster 1 / 2 Intel Xeon Six Core..3,33 GHz 1x2,26GHz + 4GB + 500GB => 5.483$

55 arqAva Multicomputadores (MPP vs Beowulf)MIMD Xeon 4 Hasta 16 Itaniumx2..84 Intel Xeon 4 | 6

56 arqAva Multicomputadores (MPP vs Beowulf)MIMD servidores Supermicro Intel Core 2 Q6600 2,4GHz + 4GB 84 núcleos + 84GB servidores armario Sep/2008

57 arqAva Multicomputadores (Alta disponibilidad)MIMD-57 www-1.ibm.com/servers/esdd/tutorials/clustering Tipo de negocioImpacto por hora de caída Centro de reservas aéreas89.500$ Operaciones bursátiles6,45 millones $ Venta por catálogo90.000$ Autorización tarjetas de crédito2,6 millones $ Canales de venta de hogar $ Servicio de paquetería $ ¿Regla de los cinco nueves? 9 90% sin fallos 99 99% ,9% ,39 caído al año ?

58 arqAva Procesadores Multinúcleo (Intel)MIMD-58 ¿Por qué varios núcleos? F ConsumoDin = C * A * V 2 * F

59 arqAva Procesadores Multinúcleo (Intel)MIMD-59 Trabajar con frecuencias más bajas y … ? + rendimiento

60 arqAva Procesadores Multinúcleo (Intel)MIMD-60 Multinúcleo Mejores rendimientos esperados 2006 cumpliéndose espectativas ?

61 arqAva Procesadores Multinúcleo (Intel)MIMD-61 Dos pequeños mejor que uno grande

62 arqAva Procesadores Multinúcleo (Intel)MIMD-62 ¿Qué procesadores están en marcha? 2010

63 arqAva Procesadores Multinúcleo (Intel)MIMD-63 ¿Qué procesadores están en marcha [roadmap]? 11 Marzo 2010 Core i7-980X 999$

64 arqAva Procesadores Multinúcleo (Intel)MIMD-64 ¿Qué aspecto tienen? Caches independientes Smart Cache

65 arqAva Procesadores Multinúcleo (Intel)MIMD-65 Cache compartida vs independiente

66 arqAva Procesadores Multinúcleo (Intel)MIMD-66 Intel Core 2 Extreme QX6700 (4 núcleos a 2,66 GHz) Smart Cache 4MB Smart Cache 4MB 399 Core 2 Quad Q GB + 500GB

67 arqAva Procesadores Multinúcleo (Intel)MIMD-67 Intel Core i7 962 Mayo/2009: Core i GB + 500GB

68 arqAva Procesadores Multinúcleo (Intel)MIMD-68 Intel Core i7-980X

69 arqAva Procesadores Multinúcleo (Intel)MIMD-69 Intel Core i7-980X

70 arqAva Procesadores Multinúcleo (AMD)MIMD-70 AMD Quad-Core Phenom X4

71 arqAva Procesadores Multinúcleo (AMD)MIMD-71 AMD Quad-Core Phenom (Jerarquía de caches) L1I 64KB L1D 64KB

72 arqAva Procesadores Multinúcleo (AMD)MIMD-72 AMD Quad-Core Phenom ¿Bueno, bonito y barato? Consumo Phenom AMD Quad GB + 1TB 680

73 arqAva Procesadores Multinúcleo (AMD)MIMD-73 AMD Six-Core Istanbul [server] y ¿desktop Thuban 2010?

74 arqAva Procesadores Multinúcleo (AMD)MIMD-74 AMD Six-Core: Thuban Phenom II X6

75 arqAva Procesadores Multinúcleo (AMD)MIMD-75 Roadmap

76 arqAva Procesadores Multinúcleo (IBM)MIMD-76 Agosto/2009: IBM presenta el POWER 7 [8 núcleos] 256KB L2 * núcleo + 32MB L3 compartida CELL SPARC T3

77 arqAva Procesadores Multinúcleo (Oracle)MIMD-77 20/Sep/2010: Oracle presenta el SPARC T3 [16 núcleos: 128Threads] 6MB L $

78 arqAva Procesadores Multinúcleo (Tilera)MIMD-78 26/10/2009 => Tilera [TileGx]: 16, 36, 64, 100 cores – 1..1,5 GHz - 32K L1I, 32K L1D. 256K L2

79 arqAva Procesadores Multinúcleo (Coherencia)MIMD-79 Cache compartida: Bus vs Red UMA UCANUMA NUCA

80 arqAva Procesadores Many-core (Intel)MIMD-80 Mayo 2010: Intel lanza de forma selectiva el SCC [prototipo] 48 IA-32 núcleos Memoria común sin coherencia Sw

81 arqAva Procesadores Multinúcleo (Pegas)MIMD-81 Multicore Is Bad News for Supercomputers. Samuel K. Moore – IEEE SPECTRUM Nov-2008

82 arqAva Procesadores Multinúcleo (¿Solución?)MIMD-82 Intel Technology Journal, Volume 11, Issue 3, 2007 FIN


Descargar ppt "Arquitecturas AvanzadasCurso 10/11 1INTRODUCCIÓN 2CONECTIVIDAD 3MÁQUINAS MIMD 4MÁQUINAS SIMD 5SUPERESCALARES Horas 5 7 2 4."

Presentaciones similares


Anuncios Google